Fugu-MT 論文翻訳(概要): Power-Performance Characterization of TinyML Systems

論文の概要: Power-Performance Characterization of TinyML Systems

arxiv url: http://arxiv.org/abs/2608.21646v1
Date: Fri, 21 Aug 2026 21:34:24 GMT
ステータス: 翻訳完了
システム内更新日: 2026-08-25 13:29:43.34939
Title: Power-Performance Characterization of TinyML Systems
Title（参考訳）: TinyMLシステムの電力性能評価
Abstract要約: 本稿では,マイクロコントローラ(MCU)における多種多様なTinyMLアプリケーションの系統的性能と電力特性について述べる。我々は、性能とエネルギー効率を犠牲にして、高いプログラム性を提供する複数の抽象化層の影響に焦点を当てる。
参考スコア（独自算出の注目度）: 23.93944681214181
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: TinyML systems are enabling machine learning (ML) inference at the edge. However, there is little quantitative analysis of such systems. This paper presents a systematic performance and power characterization of diverse TinyML applications on microcontrollers (MCUs), spanning neural network models, software libraries, operating systems, and hardware architectures. We focus on the impact of the multiple layers of abstraction that provide higher programmability at the expense of performance and energy efficiency. We propose a model to estimate the costs of different abstraction layers and make recommendations for minimizing those costs. Our findings can help designers with Neural Architecture Search (NAS) and CNN inference optimization on edge devices.
Abstract（参考訳）: TinyMLシステムはエッジでの機械学習(ML)推論を可能にする。しかし、そのようなシステムの定量的な分析はほとんどない。本稿では、ニューラルネットワークモデル、ソフトウェアライブラリ、オペレーティングシステム、ハードウェアアーキテクチャにまたがる、マイクロコントローラ(MCU)上での様々なTinyMLアプリケーションのシステマティックパフォーマンスとパワー特性について述べる。我々は、性能とエネルギー効率を犠牲にして、高いプログラム性を提供する複数の抽象化層の影響に焦点を当てる。本稿では,異なる抽象化レイヤのコストを推定し,それらのコストを最小化するモデルを提案する。エッジデバイス上でのニューラルアーキテクチャサーチ(NAS)とCNN推論最適化のデザイナを支援することができる。

関連論文リスト

LSNet: See Large, Focus Small [67.05569159984691]
我々は,大カーネル認識と小カーネル集約を組み合わせたLS(textbfLarge-textbfSmall)畳み込みを導入する。 LSNetは、様々な視覚タスクにおいて、既存の軽量ネットワークよりも優れた性能と効率を実現する。
論文参考訳（メタデータ） (2025-03-29T16:00:54Z)
PLM: Efficient Peripheral Language Models Hardware-Co-Designed for Ubiquitous Computing [48.30406812516552]
我々は、モデルアーキテクチャとエッジシステムの制約を協調的に最適化する共同設計プロセスを通じて開発された、周辺言語モデルであるPLMを紹介する。 PLMはMulti-head Latent Attentionメカニズムを採用し、正方形ReLUアクティベーション機能を採用してスパーシティを促進し、ピークメモリフットプリントを減少させる。評価の結果, PLMは, 公開されているデータに基づいて訓練された既存の小言語モデルよりも優れていた。
論文参考訳（メタデータ） (2025-03-15T15:11:17Z)
Fast Data Aware Neural Architecture Search via Supernet Accelerated Evaluation [0.43550340493919387]
TinyML(TinyML)は、医療、環境モニタリング、産業保守といった分野に革命をもたらすことを約束している。 TinyMLデプロイメントの成功に必要な複雑な最適化は、広く採用されていることを妨げ続けている。本稿では,最新のデータ認識ニューラルアーキテクチャ検索手法を提案し,新しいTinyML VisionWakeデータセットの有効性を実証する。
論文参考訳（メタデータ） (2025-02-18T09:51:03Z)
DSMoE: Matrix-Partitioned Experts with Dynamic Routing for Computation-Efficient Dense LLMs [86.76714527437383]
本稿では,事前学習したFFN層を計算ブロックに分割することで,分散化を実現するDSMoEを提案する。我々は,Sigmoid アクティベーションとストレートスルー推定器を用いた適応型エキスパートルーティングを実装し,トークンがモデル知識の様々な側面に柔軟にアクセスできるようにする。 LLaMAモデルを用いた実験により、DSMoEは既存のプルーニング法やMoE法に比べて優れた性能を発揮することが示された。
論文参考訳（メタデータ） (2025-02-18T02:37:26Z)
A quantitative framework for evaluating architectural patterns in ML systems [49.1574468325115]
本研究では,MLシステムにおけるアーキテクチャパターンの定量的評価のための枠組みを提案する。コスト効率のよいCPUベースの推論のためのスケーラビリティとパフォーマンスメトリクスに注目します。
論文参考訳（メタデータ） (2025-01-20T15:30:09Z)
Energy-Aware FPGA Implementation of Spiking Neural Network with LIF Neurons [0.5243460995467893]
スパイキングニューラルネットワーク(SNN)は、TinyMLの最先端ソリューションとして際立っている。本稿では,第1次Leaky Integrate-and-Fire(LIF)ニューロンモデルに基づく新しいSNNアーキテクチャを提案する。ハードウェアフレンドリーなLIF設計も提案され、Xilinx Artix-7 FPGA上で実装されている。
論文参考訳（メタデータ） (2024-11-03T16:42:10Z)
Task-Oriented Real-time Visual Inference for IoVT Systems: A Co-design Framework of Neural Networks and Edge Deployment [61.20689382879937]
タスク指向エッジコンピューティングは、データ分析をエッジにシフトすることで、この問題に対処する。既存の手法は、高いモデル性能と低いリソース消費のバランスをとるのに苦労している。ニューラルネットワークアーキテクチャを最適化する新しい協調設計フレームワークを提案する。
論文参考訳（メタデータ） (2024-10-29T19:02:54Z)
Efficient Neural Networks for Tiny Machine Learning: A Comprehensive Review [1.049712834719005]
このレビューでは、効率的なニューラルネットワークの進歩と超低消費電力マイクロコントローラへのディープラーニングモデルの展開を詳細に分析する。レビューの中核は、TinyMLの効率的なニューラルネットワークに焦点を当てている。モデル圧縮、量子化、低ランク因数分解などのテクニックをカバーし、最小限のリソース利用のためにニューラルネットワークアーキテクチャを最適化する。次に,超低消費電力MCU上でのディープラーニングモデルの展開について検討し,限られた計算能力やメモリ資源といった課題に対処する。
論文参考訳（メタデータ） (2023-11-20T16:20:13Z)
An Ultra-low Power TinyML System for Real-time Visual Processing at Edge [7.327401565768275]
このブリーフィングは、様々な視覚タスクのための高効率CNNモデルを構築するために、非常に小さなバックボーンを提示する。特別に設計されたニューラルコプロセッサ(NCP)は、超低消費電力のTinyMLシステムを構築するためにMCUと相互接続される。我々のモデル, NCP, 命令セットに基づくTinyMLシステムは, 精度が高く, 記録的な160mW超低出力を実現している。
論文参考訳（メタデータ） (2022-07-11T06:56:27Z)
Enable Deep Learning on Mobile Devices: Methods, Systems, and Applications [46.97774949613859]
ディープニューラルネットワーク(DNN)は人工知能(AI)分野において前例のない成功を収めたしかし、それらの優れた性能は、計算の複雑さのかなりのコストを伴っている。本稿では,効率的なディープラーニング手法,システム,応用について概説する。
論文参考訳（メタデータ） (2022-04-25T16:52:48Z)
Measuring what Really Matters: Optimizing Neural Networks for TinyML [7.455546102930911]
ニューラルネットワーク(NN)は、アーキテクチャと計算の複雑さが前例のない成長を遂げた。 NNをリソース制約のあるデバイスに導入することで、コスト効率の高いデプロイメント、広範な可用性、機密データの保存が可能になる。この作業は、ユビキタスなARM Cortex-Mアーキテクチャに焦点を当てた、機械学習をMCUに持ち込むという課題に対処する。
論文参考訳（メタデータ） (2021-04-21T17:14:06Z)
MS-RANAS: Multi-Scale Resource-Aware Neural Architecture Search [94.80212602202518]
我々は,MS-RANAS(Multi-Scale Resource-Aware Neural Architecture Search)を提案する。我々は,検索コストの削減を図るために,ワンショットのアーキテクチャ探索手法を採用した。我々は精度-速度トレードオフの観点から最先端の結果を得る。
論文参考訳（メタデータ） (2020-09-29T11:56:01Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。