論文の概要: Analog-DB: An Agent-First Analog Integrated Circuit Database, From Blocks to Systems
- arxiv url: http://arxiv.org/abs/2609.01286v1
- Date: Tue, 01 Sep 2026 14:22:37 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-09-02 16:31:36.741365
- Title: Analog-DB: An Agent-First Analog Integrated Circuit Database, From Blocks to Systems
- Title（参考訳）: Analog-DB: ブロックからシステムへのエージェントファーストアナログ集積回路データベース
- Authors: Danial Noori Zadeh, Mohamed B. Elamien,
- Abstract要約: 本稿では,共有可能な設計表現上に構築されたオープンソースバージョンデータベースであるアナログdbについて述べる。
ドメイン固有の言語は、各設計をプロセスニュートラルトポロジ、再利用可能なテストベンチ、マシン可読スキーマとしてキャプチャする。
データベースには16のクラスに68の回路があり、階層化されたハーネスの下でスキーマレベルで検証可能である。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Sharing analog integrated circuit designs remains difficult: foundry non-disclosure agreements restrict the process details a design depends on, and the testbenches behind published results are rarely released. We present analog-db, an open-source, versioned database built on a shareable design representation. A domain-specific language captures each design as a process-neutral topology, reusable testbenches, and a machine-readable datasheet under one schema, so a design is shared in full and re-simulates on the process kits it is bound to. A parameterization scheme exposes functional sub-blocks and device sizes as named parameters that carry their matching constraints, making circuits composable and retargetable; a schema-governed contract and queryable catalog let AI design agents discover and reuse them directly. Across the regulator corpus, all 23 circuit-kit bindings on three open kits meet their own recorded specification bands (typical corner, matched devices, no layout) and 10 of 23 meet a common class band. Seventeen of the 23 imported sizings failed their testbenches and closed under a gm/ID sizing loop driven by the annotated sub-block roles, typically within one to three iterations. In a supervised case study, a coding agent working from the released artifacts sized the op-amp cores of a chopper instrumentation amplifier on an open 130nm kit, locating four hand-entry defects and a missing common-mode feedback loop that the sizing-only baseline did not repair. The database holds 68 circuits across sixteen classes, verifiable at schematic level under a tiered harness and tracked on a power/performance scoreboard, released at https://github.com/MacAnalog/spicexplorer-release.
- Abstract（参考訳）: アナログ集積回路設計の共有は依然として困難であり、ファウントリーの非開示契約は、設計が依存するプロセスの詳細を制限し、公表された結果の背後にあるテストベンチは、ほとんどリリースされない。
本稿では,共有可能な設計表現上に構築されたオープンソースバージョンデータベースであるアナログdbについて述べる。
ドメイン固有の言語は、各設計をプロセスニュートラルなトポロジ、再利用可能なテストベンチ、ひとつのスキーマ下でのマシン可読データシートとしてキャプチャするので、設計は、それがバインドされているプロセスキットで完全に共有され、再シミュレートされる。
パラメータ化スキームは、関数サブブロックとデバイスサイズを名前付きパラメータとして公開し、マッチする制約を伝達し、回路の構成と再ターゲティングを可能にする。
3つのオープンキット上の23の回路キット結合は全て、記録された仕様バンド(典型的なコーナー、マッチしたデバイス、レイアウトなし)と23の10の回路キット結合は共通のクラスバンドと一致する。
輸入された23個のサイズのうち17個はテストベンチに失敗し、注釈付きサブブロックロールによって駆動されるgm/IDサイズループの下でクローズされた。
教師付きケーススタディでは、開放された130nmキット上のチョッパーインスツルメンテーションアンプのオプトアンプコアを符号化し、4つのハンドエントリー欠陥と、サイズのみのベースラインが修復しなかった共通モードフィードバックループを同定した。
データベースには16クラスの68の回路があり、タイアップされたハーネスの下でスキーマレベルで検証され、https://github.com/MacAnalog/spicexplorer-releaseでリリースされたパワー/パフォーマンススコアボードで追跡される。
関連論文リスト
- From Traceability to Justifiability: Accountability Structures in Agentic Software Engineering [0.0]
公開資料のみから、AIレコードがクレームを表現できるかどうか、宣言された場所を保持できるかどうかを測定する。
188個の二重グレード細胞で、デフォルトレコードが行動システムのコンテンツアイデンティティを出力するプラットフォームは見つからなかった。
計器は、パイプラインが発行した排気のみからの保証深度を計算し、宣言された深さと比較する。
論文 参考訳（メタデータ） (2026-08-21T16:45:00Z) - Integration-First Structural Coverage for Embedded Software:Trace-Based Evidence, Hybrid Runtime Analysis, and Cross-Variant Consolidation [42.52742840006677]
本稿では,統合テストとシステムテストをベースライン測定として扱う統合ファーストカバレッジ戦略について述べる。
テストレベル、テスト実行、変種、ビルド構成にエビデンスをマージする統合レイヤであるHyper Coverageについても説明します。
論文 参考訳（メタデータ） (2026-08-13T14:46:33Z) - ZK-SR117: A Chunked Zero-Knowledge Attestation Design for Aggregated Fair-Lending Metrics, with a Control Mapping toward Full SR 11-7 Coverage [0.27998963147546146]
規制された意思決定にMLモデルをデプロイするには、モデルの重みや顧客データを公開することなく、監査者に公正さと堅牢さを示す必要がある。
本研究では,2022HMDA住宅ローンデータのコミット,ナンスサンプリングバッチに対して,集約された公正度統計値を示すチャンクゼロ知識回路の設計を提案する。
論文 参考訳（メタデータ） (2026-08-01T19:39:14Z) - Visual-to-Code Authoring, Tensor-Network Debugging, and Quantum-Circuit Inspection Tools in Python [51.892236819637354]
ネットワークと量子回路は、接続性、指標、収縮順序、ゲート配置、測定、関連する設計選択に依存する構造体である。
コードよりも視覚的に推論しやすいことが多いが、Pythonでは頻繁に構築され、変換され、バックエンド固有のオブジェクトやコンパクトなシンボル式を通してチェックされる。
本稿では、サポート対象ネットワークの視覚的および構造的検査とトレーサム等価性を示すネットワークワーク・ビジュアライゼーション、ビジュアル・ツー・コードオーサリング、バックエンドコード生成、エクスポート、設計レベルの分析のための量子ネットワークワーク・エディター、クリアな回路レンダリング、検査および設計のための量子回路描画の3つの補完パッケージを提案する。
論文 参考訳（メタデータ） (2026-06-07T18:01:31Z) - From Attack Simulation to SIEM Rule: Deterministic Detection-as-Code Synthesis with Probe-Level Traceability [51.56484100374058]
セキュリティチームは、自身のシステムに対する攻撃をシミュレートして、監視が真の侵入者を捕まえるかどうかをチェックする。
人間はそのギャップを手でブリッジし、それぞれの発見を読み、対応するシグマルールを書きます。
ロックされたコーパスからプローブが引き出されると,この変換が部分的に自動化されることを示す。
論文 参考訳（メタデータ） (2026-06-03T14:26:25Z) - AnalogRetriever: Learning Cross-Modal Representations for Analog Circuit Retrieval [35.748356328914234]
本稿ではアナログ回路探索のための統合三モーダル検索フレームワークであるAnalogRetrieverを提案する。
AnalogRetrieverは、視覚言語モデルとポート対応リレーショナルグラフ畳み込みネットワークを備えたネットリストで、スキーマと記述をエンコードする。
実験の結果、AnalogRetrieverは6つのクロスモーダル検索方向で平均75.2%のRecall@1を達成することがわかった。
論文 参考訳（メタデータ） (2026-04-25T08:01:14Z) - Committed SAE-Feature Traces for Audited-Session Substitution Detection in Hosted LLMs [2.6382975801439836]
ホスト型LLMプロバイダにはサイレント代替インセンティブがあり、より強力なモデルを宣伝し、より安価な応答を提供する。
このギャップを埋めるコミットオープンプロトコルを提案する。
プロトコルを3つのバックボーン(Qwen3-1.7B、Gemma-2-2B、およびGemma-2-9Bへの4.5倍スケールアップ)でインスタンス化する。
論文 参考訳（メタデータ） (2026-04-20T12:34:56Z) - Attractor-Keyed Memory [0.0]
物理セレクタは、決定の時点で高次元のシグネチャを生成する。
試行錯誤(ステレオタイプ化)および経路間で線形に独立なシグネチャを繰り返すと、単一の線形デコーダがそれらを任意のペイロードにマップする。
我々は,全誤差分解を導出し,Ising-machineセレクタの構成を与え,合成スペックル・シグナチャシミュレーションで予測されたスケーリングを検証する。
論文 参考訳（メタデータ） (2026-03-17T18:31:40Z) - Pull Requests as a Training Signal for Repo-Level Code Editing [49.82435173554125]
Clean Pull Request(Clean-PR)は、現実のGitHubプルリクエストをリポジトリレベルの編集のトレーニングシグナルとして活用する、トレーニング中のパラダイムである。
ノイズの多いプルリクエストの差分を,再構築と検証を通じて検索/リプレース編集ブロックに変換する,スケーラブルなパイプラインを導入する。
SWE-benchでは,SWE-bench Liteが13.6%,SWE-bench Verifiedが12.3%,命令調整ベースラインが大幅に向上した。
論文 参考訳（メタデータ） (2026-02-07T09:22:25Z) - VibeTensor: System Software for Deep Learning, Fully Generated by AI Agents [42.56489784841984]
実装の変更が生成され、エージェントが提案する差分として適用される。
アーキテクチャを説明し、システムの生成と検証に使用するワークフローを要約し、アーティファクトを評価する。
論文 参考訳（メタデータ） (2026-01-21T19:29:00Z) - Position-aware Automatic Circuit Discovery [59.64762573617173]
我々は既存の回路探索手法のギャップを同定し、モデル成分を入力位置間で等しく関連するものとして扱う。
可変長例を含むタスクであっても,回路に位置性を組み込むための2つの改良を提案する。
提案手法により, 位置感応回路の完全自動検出が可能となり, 従来よりも回路サイズと忠実度とのトレードオフが良好になる。
論文 参考訳（メタデータ） (2025-02-07T00:18:20Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。