論文の概要: RunSoC 2.0: Scheduling and Allocating Automotive Software Tasks to Hardware Partitions in Heterogeneous MPSoCs

• arxiv url: http://arxiv.org/abs/2609.01614v1
• Date: Wed, 24 Jun 2026 10:51:07 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-28 05:09:55.434871
• Title: RunSoC 2.0: Scheduling and Allocating Automotive Software Tasks to Hardware Partitions in Heterogeneous MPSoCs
• Title（参考訳）: RunSoC 2.0: 異種MPSoCにおけるハードウェアパーティションへの自動車ソフトウェアタスクのスケジューリングと割り当て
• Abstract要約: RunSoC 2.0は、ヘテロジニアスMPSoC上のタスクスケジューリングとアロケーションをカスタマイズ可能なフレームワークである。 タスクセットを、厳密なエンドツーエンドのレイテンシとコア親和性制約を受ける、有向非巡回グラフ(DAG)として表現する。 COIN-OR Branch and Cut (CBC)、Google OR-Tools CP-SAT、遺伝的アルゴリズム(GA)など、複数の解決バックエンドをサポートする。
• 参考スコア（独自算出の注目度）: 2.6457630272965083
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Centralized automotive architectures increasingly consolidate compute-intensive workloads onto heterogeneous Multi-Processor System-on-Chip (MPSoC), creating strict execution, memory, and communication constraints. This paper presents RunSoC 2.0, a customizable framework for early-stage design-space exploration of task scheduling and allocation on heterogeneous MPSoCs. Building on RunSoC 1.0, which targeted allocation on homogeneous hardware, RunSoC 2.0 extends the framework to heterogeneous platforms by modeling processor-specific execution times, cluster-level organization, and domain-specific processing properties. It represents task sets as directed acyclic graphs (DAGs) subjected to strict end-to-end latency and core-affinity constraints, and formulates task scheduling and allocation as a multi-objective optimization problem that minimizes hierarchical memory-budget violations and inter-core/inter-cluster communication penalties. The framework supports multiple solving backends, including COIN-OR Branch and Cut (CBC), Google OR-Tools CP-SAT, and a Genetic Algorithm (GA), enabling comparative evaluation of exact, constraint-programming, and meta-heuristic approaches. We evaluate RunSoC 2.0 using synthetic automotive task sets ranging from 10 to 500 tasks, mapped to representative heterogeneous MPSoCs, including the Renesas R-Car V4H, NVIDIA Jetson AGX Orin, and TI TDA4VM. The results show that RunSoC 2.0 can generate feasible and optimal schedules, expose architectural bottlenecks, and support rapid comparison of platform alternatives. Notably, CP-SAT consistently outperforms both CBC and the GA across tightly constrained hard real-time scheduling instances. By incorporating cluster-aware communication and memory modeling, RunSoC 2.0 improves the realism of early-stage MPSoC analysis while retaining practical solution times for large automotive workloads. (..)
• Abstract（参考訳）: 集中型自動車アーキテクチャは、計算集約的なワークロードを異種マルチプロセッサ・システム・オン・チップ(MPSoC)に集約し、厳格な実行、メモリ、通信制約を作成する。 本稿では,タスクスケジューリングとヘテロジニアスMPSoCのアロケーションの早期設計空間探索のための,RunSoC 2.0を提案する。 均質なハードウェアをターゲットとしたRunSoC 1.0上に構築されているRunSoC 2.0は、プロセッサ固有の実行時間、クラスタレベルの組織、ドメイン固有の処理プロパティをモデル化することによって、フレームワークを異質なプラットフォームに拡張する。 タスクセットを、厳密なエンドツーエンドのレイテンシとコアアフィニティ制約の対象となる有向非巡回グラフ(DAG)として表現し、階層的メモリ予算違反とコア/クラスタ間通信のペナルティを最小限に抑える多目的最適化問題としてタスクスケジューリングとアロケーションを定式化する。 このフレームワークは、COIN-OR Branch and Cut (CBC)、Google OR-Tools CP-SAT、遺伝的アルゴリズム(GA)など、複数の解決バックエンドをサポートし、正確性、制約プログラミング、メタヒューリスティックアプローチの比較評価を可能にする。 我々は、Renesas R-Car V4H, NVIDIA Jetson AGX Orin, TI TDA4VMなどの異種MPSoCにマップされた10から500のタスクからなる合成自動車タスクセットを用いてRunSoC 2.0を評価する。 結果は、RunSoC 2.0が実行可能で最適なスケジュールを生成し、アーキテクチャ上のボトルネックを露呈し、プラットフォーム代替案の迅速な比較をサポートすることを示している。 特にCP-SATは、厳格に制約されたハードリアルタイムスケジューリングインスタンスでCBCとGAの両方を上回っている。 クラスタ対応通信とメモリモデリングを導入することで、RunSoC 2.0は、大規模な自動車ワークロードに対する実用的なソリューション時間を維持しながら、アーリーステージMPSoC分析の現実性を改善する。 ()

関連論文リスト

• Partition-Aware Scheduling for Mobile Heterogeneous Inference Co-Execution [1.3356260369011272]
  移動異種推論における分割対応DAGスケジューリングの問題点を考察する。 本稿では,大規模DAGを段階的に分解し,重要な演算子に焦点をあてるオンライン反復探索フレームワークを提案する。
  論文  参考訳（メタデータ） (2026-09-13T00:44:37Z)
• Accelerating Unified Multimodal Models with Core-Expansion Routing and Unified Computation Scheduling [61.28599393707943]
  統一マルチモーダルモデルは、理解と生成を共同でサポートするが、トークン、レイヤ、生成タイムステップ間でかなりの冗長な計算を行う。 本稿では,タスク共有型コアスコアラと進行条件付き生成拡張を提案し,生成分解とクロスタスクコアアライメントを最適化した。 2つの代表的UMMアーキテクチャの実験では、両タスク間で一貫した品質改善が示され、98.03%の高密度な理解性能を維持し、エンドツーエンドの推論速度は1.93times$である。
  論文  参考訳（メタデータ） (2026-08-29T14:27:55Z)
• Astraea: A State-Aware Scheduling Engine for LLM-Powered Agents [12.884297990127985]
  Astraeaは、最適化をローカルセグメントからグローバルリクエストライフサイクルに移行するように設計されたサービスエンジンである。 これは、リクエストの履歴状態と将来の予測を統合する、ステートアウェアで階層的なスケジューリングアルゴリズムを採用している。 Astraea は平均 JCT を基準法に比べて 25.5% 削減する。
  論文  参考訳（メタデータ） (2025-12-16T06:55:10Z)
• CAHC:A General Conflict-Aware Heuristic Caching Framework for Multi-Agent Path Finding [0.0]
  我々は、状態と関連する制約コンテキストの両方に基づいて値をキャッシュする一般的なフレームワークであるtextbfCAHC(Conflict-Aware Heuristic Caching)を提案する。 カーライクロボットにおけるCL-CBSのケーススタディを通じてCAHCを実演し、コンフリクト対応キャッシングと適応ハイブリッドを併用したtextbfCARCHASE(Car-like Robot Conflict-Aware Heuristic Adaptive Search Enhancement)を提案する。 キーとなるイノベーションは、(1)制約が状態のコンテキストに影響を及ぼすことを効率的にエンコードするコンパクトなEmphconflict指紋、(2)ドメイン適応型指紋である。
  論文  参考訳（メタデータ） (2025-12-13T08:42:18Z)
• xLLM Technical Report [57.13120905321185]
  我々は,知的かつ効率的なLarge Language Model (LLM)推論フレームワークであるxLLMを紹介する。 xLLMは、新しい分離されたサービスエンジンアーキテクチャを構築する。 xLLM-Engineは、システムとアルゴリズムの設計を最適化し、コンピュータリソースを完全に飽和させる。
  論文  参考訳（メタデータ） (2025-10-16T13:53:47Z)
• Towards Agentic OS: An LLM Agent Framework for Linux Schedulers [3.8068085728995307]
  我々は、完全に自律的な大規模言語モデル(LLM)エージェントが、人間の関与なしにLinuxスケジューラを安全かつ効率的に最適化できる、最初のフレームワークであるSchedCPを紹介した。 評価の結果,SchedCPの性能改善は最大1.79倍,コスト削減は有意なエージェントアプローチに比べて13倍であることがわかった。
  論文  参考訳（メタデータ） (2025-09-01T08:38:49Z)
• Towards a connection between the capacitated vehicle routing problem and the constrained centroid-based clustering [1.3927943269211591]
  実用的なランタイムにおける車両ルーティングの効率的な解決は、デリバリ管理企業にとって重要な課題である。 本稿では,CVRPとCCBC(Constrainedid-Based Clustering)の理論的および実験的関係について検討する。 提案するフレームワークは,3つの段階から構成される。第1段階では,制約付きセントロイドベースのクラスタリングアルゴリズムが,ユーザの実現可能なクラスタを生成する。
  論文  参考訳（メタデータ） (2024-03-20T22:24:36Z)
• Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
  この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。 我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
  論文  参考訳（メタデータ） (2023-04-25T05:04:44Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。