論文の概要: Extremely Low-Cost Magic State Preparation toward Fault-Tolerant Quantum Computing

• arxiv url: http://arxiv.org/abs/2609.12698v1
• Date: Fri, 11 Sep 2026 10:45:47 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-15 07:38:31.72198
• Title: Extremely Low-Cost Magic State Preparation toward Fault-Tolerant Quantum Computing
• Title（参考訳）: フォールトトレラント量子コンピューティングに向けた極低コストマジック状態の準備
• Abstract要約: 非クリフォード資源状態のフォールトトレラントな準備は、量子計算のオーバーヘッドに大きく貢献する。 本稿では, フラッグゲートを併用して, 安定器発電機の選択を協調設計する, 低コストの魔法状態準備プロトコルを提案する。
• 参考スコア（独自算出の注目度）: 5.4190091415164
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Fault-tolerant preparation of non-Clifford resource states is a major contributor to the overhead of quantum computation, motivating protocols that achieve high output fidelity with minimal qubit and circuit costs. We introduce a low-cost magic-state preparation protocol in which the choice of stabilizer generators is co-designed with the flag gadgets, allowing the syndrome-extraction circuit itself to filter correlated faults across a non-Clifford layer. The protocol prepares a logical plus state in the 15-qubit quantum Reed-Muller code, applies a transversal T gate, and gauge-fixes the same register into the seven-qubit Steane code. By reorganizing equivalent Z-type stabilizer generators into jointly flagged measurement groups, the protocol eliminates all accepted logical-error contributions arising from one or two circuit faults under destructive error detection. Under a uniform circuit-level depolarizing noise model, the postselected infidelity is $210.2p^3+O(p^4)$. At $p=10^{-3}$, exact low-order enumeration combined with stratified sampling bounds the infidelity by $2.2\times10^{-7}$ at 99.9% joint confidence, while retaining an acceptance probability of 86.9%. The complete circuit requires only 19 qubits and 82 CNOT gates. These results demonstrate that stabilizer-generator design can substantially reduce the cost of postselected magic-state preparation, although corrected operation and the fidelity of an unmeasured output block require separate analysis.
• Abstract（参考訳）: 非クリフォード資源状態のフォールトトレラントな準備は、量子計算のオーバーヘッドに大きく貢献し、最小の量子ビットと回路コストで高い出力忠実性を達成するプロトコルを動機付けている。 そこで我々は, フラッグガジェットとステイザジェネレータの選択を協調して設計し, シンドローム抽出回路自体が非クリフォード層に相関する欠陥をフィルタする, 低コストのマジック・ステート・プロトコルを提案する。 このプロトコルは、15量子ビットのリード・ミュラー符号の論理プラス状態を作成し、トランスバーサルTゲートを適用し、同じレジスタを7量子のステアン符号にゲージ固定する。 等価なZ型安定化器ジェネレータを共同でフラグ付けされた測定グループに再編成することにより、このプロトコルは、破壊的エラー検出の下で、1つまたは2つの回路欠陥から生じる全ての論理エラーコントリビューションを除去する。 均一な回路レベルの偏極ノイズモデルでは、ポストセレクトされた不忠実度は210.2p^3+O(p^4)$である。 p=10^{-3}$で、正確な低次列挙と成層サンプリングの組み合わせは、信頼度を2.2\times10^{-7}$で99.9%、受容確率は86.9%に制限する。 完全な回路は19量子ビットと82個のCNOTゲートしか必要としない。 これらの結果から、安定化器・ジェネレータ設計は、修正操作と未測定出力ブロックの忠実度は別々に解析する必要があるが、選択後のマジックステート作成のコストを大幅に削減できることが示された。

関連論文リスト

• Fault-tolerant $|\sqrt{ \mathrm{T} }\rangle$ state preparation and injection for more efficient fine-grained quantum circuit synthesis [0.9744114320491685]
  我々は,3次元四面体カラーコード上に,論理的な$|sqrtmathrmTラングル$マジック状態を作成するためのフラグフォールトトレラントプロトコルを導入する。 sqrtmathrmT$へのアクセスは、Haar-random単一量子ユニタリを合成する平均時空間コストを約20ドルから30ドル程度削減する。
  論文  参考訳（メタデータ） (2026-08-26T13:48:38Z)
• Sampling hard circuits with verifiably high fidelity [0.9840002506848337]
  量子符号の符号化を許す構造化回路を導入する。 これにより、高い回路深度で高い忠実度を同時に到達し、実験的な忠実度を証明できる。 提案は70ドル、深さ70ドル、クリフォード回路は468ドル、ゲートは468ドルだ。
  論文  参考訳（メタデータ） (2026-07-28T16:26:56Z)
• Magic Gate Teleportation: Structure, Useful Resource States, and Simpler Feedforward [42.683145133940975]
  我々は、任意の入力状態に非クリフォードゲートを実装する量子ゲートテレポーテーションプロトコルの理論を開発する。 フィードフォワード演算子がパウリ演算子によって実装できる条件を特定する。
  論文  参考訳（メタデータ） (2026-07-09T14:03:43Z)
• Distributional Energy-Based Models for Uncertainty-Aware Structured LLM Reasoning [40.342912574072024]
  大規模言語モデルは、旅行計画やコードソリューションのような構造化されたアウトプットを生成する。 個々の推論ステップは正しく見えるが、アウトプット全体が予算に違反したり、テストケースに失敗したり、あるいは以前の推論に矛盾することがある。 構造化LCM出力の検証のための決定論的解析制約付き学習品質スコアラを提案する。
  論文  参考訳（メタデータ） (2026-05-15T17:08:27Z)
• Universal quantum computation via scalable measurement-free error correction [45.29832252085144]
  本研究では,中間回路計測を行なわずに誤り訂正を行うシナリオにおいて,普遍的な量子計算をフォールトトレラントにすることができることを示す。 論理的な$mathitCCZ$ゲートを実現するため,Bacon-Shor符号の無測定変形プロトコルを導入する。 特に,回路レベルのエラーレートが10～3ドル以下であれば,破れない論理性能が達成可能であることを示す。
  論文  参考訳（メタデータ） (2024-12-19T18:55:44Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Transversal Injection: A method for direct encoding of ancilla states for non-Clifford gates using stabiliser codes [55.90903601048249]
  非クリフォードゲートのこのオーバーヘッドを低減するためのプロトコルを導入する。 予備的な結果は、より広い距離で高品質な忠実さを示唆している。
  論文  参考訳（メタデータ） (2022-11-18T06:03:10Z)
• Universal logic with encoded spin qubits in silicon [1.5796098351442824]
  デコヒーレンスフリーのサブシステムでエンコードされ、交換結合型シリコン量子ドットで実現された量子ビットは、フォールトトレラント量子コンピューティングの候補として有望である。 鍵となる困難は、エンタングルゲートは多数の制御パルスと高収率量子ドットアレイを必要とすることである。 ここでは,全制御に必要な機能的利得と,数千の交換パルスの適用に必要なコヒーレンスとを両立させる単一層エッチング定義ゲートアーキテクチャを用いて作製したデバイスについて述べる。
  論文  参考訳（メタデータ） (2022-02-08T02:23:46Z)
• Experimental Characterization of Fault-Tolerant Circuits in Small-Scale Quantum Processors [67.47400131519277]
  符号の論理ゲートセットは、10以上のゲートシーケンスに対してフォールトトレラントとみなすことができる。 一部の回路は耐故障性基準を満たしていなかった。 試験した回路が低次元の出力状態に制限された場合に、耐故障性基準を評価するのが最も正確である。
  論文  参考訳（メタデータ） (2021-12-08T01:52:36Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。