論文の概要: Can Agents Design Better Chips with a Higher Level Abstraction?

• arxiv url: http://arxiv.org/abs/2609.21157v1
• Date: Thu, 17 Sep 2026 23:55:03 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-21 18:40:16.798495
• Title: Can Agents Design Better Chips with a Higher Level Abstraction?
• Title（参考訳）: エージェントはより高レベルの抽象化でより良いチップを設計できるか?
• Abstract要約: 大規模言語モデル(LLM)エージェントはチップ設計のためにますます研究されている。 エージェントが高レベルの抽象化を利用してより良いチップを設計できるかどうかを問う。 我々はエージェントベースHLS設計とポストHLS RTLリファインメントをエージェントベースHLSとRTLリファインメントに組み合わせた。
• 参考スコア（独自算出の注目度）: 45.372553490781165
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Large Language Model (LLM) agents are increasingly being explored for chip design, but most existing approaches operate directly at RTL. We ask whether agents can design better chips by leveraging higher-level abstractions. We compare Direct RTL Design, Agent-based HLS Design, Post-Compiler HLS Refinement, and Post-HLS RTL Refinement, and combine Agent-based HLS Design with Post-HLS RTL Refinement as Agent-based HLS with RTL Refinement (AHRR). We use FPGAs as a practical, easy-to-deploy platform for end-to-end evaluation, but note that the design-flow tradeoffs we study are largely independent of the target technology. Across a diverse 11-tasks benchmark suite, AHRR achieves a 2.6$\times$ geometric-mean speedup over Direct RTL Design across our benchmark suite. Case studies show that HLS distills design knowledge into abstractions that agents can leverage, while RTL refinement recovers lower-level optimization opportunities. Together, these results make AHRR a promising workflow for agentic chip design. The code and evaluation artifacts are available at https://github.com/ZijD/AHRR.
• Abstract（参考訳）: 大規模言語モデル(LLM)エージェントはチップ設計のためにますます研究されているが、既存のアプローチのほとんどはRTLで直接動作する。 エージェントが高レベルの抽象化を利用してより良いチップを設計できるかどうかを問う。 我々は、ダイレクトRTL設計、エージェントベースHLS設計、ポストコンパイラHLSリファインメント、ポストHLS RTLリファインメントを比較し、エージェントベースHLSとポストHLSRTLリファインメントをエージェントベースHLSとRTLリファインメント(AHRR)として組み合わせた。 FPGAをエンドツーエンド評価のための実用的で容易にデプロイできるプラットフォームとして使用していますが、私たちが研究している設計とフローのトレードオフは、主にターゲット技術とは独立している点に注意が必要です。 多様な11タスクベンチマークスイート全体で、AHRRはベンチマークスイート全体にわたってDirect RTL Designよりも2.6$\times$の幾何平均スピードアップを達成した。 ケーススタディでは、HLSは設計知識をエージェントが利用できる抽象化に蒸留し、RTLの改良は低レベル最適化の機会を回復することを示した。 これらの結果により、AHRRはエージェントチップ設計のための有望なワークフローとなる。 コードと評価アーティファクトはhttps://github.com/ZijD/AHRRで公開されている。

関連論文リスト

• HYPERHEURIST: A Simulated Annealing-Based Control Framework for LLM-Driven Code Generation in Optimized Hardware Design [0.0]
  大規模言語モデル(LLM)は、レジスタ転送レベル(RTL)ハードウェア設計を作成するための有望な進歩を示している。 しかし、単一ショットのLLM生成は、機能的に正しい設計と電力効率の両方を一貫して作るのに苦労している。 本稿では,LLM生成RTLを最終設計ではなく中間候補として扱うシミュレーションアニーリングに基づく制御フレームワークであるHYPERHEURISTを提案する。
  論文  参考訳（メタデータ） (2026-04-17T02:39:20Z)
• Understanding by Reconstruction: Reversing the Software Development Process for LLM Pretraining [66.89012795621349]
  大規模言語モデル(LLM)は、複雑なソフトウェア工学に必要な、深く、長期にわたる推論に苦しむことが多い。 本稿では,再構築による理解という,新しいパラダイムを提案する。 マルチエージェントシミュレーションを用いて潜在エージェント軌道を合成するフレームワークを提案する。
  論文  参考訳（メタデータ） (2026-03-11T09:23:20Z)
• RAVEL: Reasoning Agents for Validating and Evaluating LLM Text Synthesis [78.32151470154422]
  テスト担当者が自律的に設計し、典型的な合成操作を実行できるようにするためのエージェントフレームワークであるRAVELを紹介する。 C3EBenchは、プロの人間の文章から1,258個のサンプルを抽出したベンチマークである。 SOTA LLMを演算子としてRAVELを増強することにより、そのようなエージェントテキスト合成はLLMの推論能力に支配されていることがわかった。
  論文  参考訳（メタデータ） (2026-02-28T14:47:34Z)
• ACE-RTL: When Agentic Context Evolution Meets RTL-Specialized LLMs [12.204779627626273]
  ACE-RTLは170万のRTLサンプルの大規模なデータセットに基づいて訓練されたRTL特化LDMを統合している。 Comprehensive Verilog Design Problems (CVDP)ベンチマークでは、ACE-RTLは14の競争基準よりも44.87%のパスレート改善を達成した。
  論文  参考訳（メタデータ） (2026-02-10T19:09:13Z)
• MAHL: Multi-Agent LLM-Guided Hierarchical Chiplet Design with Adaptive Debugging [30.305211001929496]
  大きな言語モデル(LLM)は2.5Dに拡張することを約束している。 LLMはフラットな設計、高い検証コスト、不正確なパラメータ最適化といった課題に直面している。 階層型LLMベースのチップレット設計生成フレームワークであるMAHLを提案する。
  論文  参考訳（メタデータ） (2025-08-08T05:47:31Z)
• RTLSquad: Multi-Agent Based Interpretable RTL Design [3.1734541757969463]
  LLM(Large Language Models)は、RTLコードの自動生成と最適化のための新しいアプローチを提供する。 そこで我々は,RTLSquadを提案する。RTLSquadは,RTLコード生成を解釈可能な新しいLLMベースマルチエージェントシステムである。
  論文  参考訳（メタデータ） (2025-01-06T02:57:54Z)
• RTLLM: An Open-Source Benchmark for Design RTL Generation with Large Language Model [6.722151433412209]
  自然言語命令による設計RTLを生成するRTLLMというオープンソースのベンチマークを提案する。 このベンチマークは、任意のLCMベースのソリューションの定量的評価を自動的に行うことができる。 また,自己計画法(セルフプランニング)という,使い易く,驚くほど効果的なプロンプトエンジニアリング手法を提案する。
  論文  参考訳（メタデータ） (2023-08-10T05:24:41Z)
• Multi-Agent Reinforcement Learning for Microprocessor Design Space Exploration [71.95914457415624]
  マイクロプロセッサアーキテクトは、高性能でエネルギー効率の追求において、ドメイン固有のカスタマイズにますます頼っている。 この問題に対処するために,Multi-Agent RL (MARL) を利用した別の定式化を提案する。 評価の結果,MARLの定式化は単エージェントRLのベースラインよりも一貫して優れていた。
  論文  参考訳（メタデータ） (2022-11-29T17:10:24Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。