論文の概要: Terracotta: Enabling the Adoption of New DRAM Techniques via a Flexible DRAM Interface and Memory Controller

• arxiv url: http://arxiv.org/abs/2610.06475v2
• Date: Tue, 06 Oct 2026 15:14:32 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-08 02:58:29.4267
• Title: Terracotta: Enabling the Adoption of New DRAM Techniques via a Flexible DRAM Interface and Memory Controller
• Title（参考訳）: Terracotta:フレキシブルDRAMインターフェースとメモリコントローラによる新しいDRAM技術の導入の実現
• Abstract要約: 多くの先行研究は、DRAM計算をサポートし、メモリアクセス遅延と並列性を改善し、DRAMのメンテナンスと信頼性を向上させるDRAM技術を提案した。 それぞれの新しいテクニックを採用するには、厳格なDRAMインターフェースとメモリコントローラの繰り返し変更が必要で、デプロイメントを妨げている。 2つのフレキシブルなコンポーネントを持つ新しいフレームワークであるTerracottaを提案する。
• 参考スコア（独自算出の注目度）: 5.97612389503999
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: DRAM continues to limit the performance, energy efficiency, and robustness of modern systems. Many prior works propose DRAM techniques that support in-DRAM computation, improve memory access latency and parallelism, and enhance DRAM maintenance and reliability. However, adopting each new technique requires repeated modifications to the rigid DRAM interface and memory controller, hindering its deployment. Our goal is to reduce these repeated modifications. We observe that the DRAM commands and memory controller structures of many DRAM techniques are similar. Our key idea is to use these similarities to compose a set of primitives for implementing diverse DRAM techniques. We propose Terracotta, a new framework with two flexible components: (i) custom command extensions that let DRAM vendors define new commands within a single, standardized interface, and (ii) a programmable memory controller that system designers can program to support new DRAM techniques post-silicon. Together, these enable deployment by configuring the memory controller instead of modifying the interface and controller. We design Terracotta for a DDR5-based system and evaluate its performance, energy, and hardware complexity. For four DRAM techniques from four distinct domains (processing-using-DRAM, low-cost DRAM maintenance, subarray-level parallelism, and latency reduction), Terracotta retains almost all of the performance benefits (>96%) of custom implementations. A Terracotta-based composition of two techniques outperforms the Terracotta-based implementation of each technique alone, demonstrating the benefits of adding techniques without repeated interface and controller modifications. Terracotta incurs low DRAM energy (0.6-3.2%), area (0.03%), and power (0.56%) overheads in a high-end server-grade processor. Terracotta's source code is freely available at https://github.com/CMU-SAFARI/Terracotta.
• Abstract（参考訳）: DRAMは、現代のシステムの性能、エネルギー効率、ロバスト性を制限し続けている。 多くの先行研究は、DRAM計算をサポートし、メモリアクセス遅延と並列性を改善し、DRAMのメンテナンスと信頼性を向上させるDRAM技術を提案した。 しかし、それぞれの新しい技術を採用するには、厳格なDRAMインターフェースとメモリコントローラに繰り返し修正を加える必要があるため、そのデプロイを妨げている。 私たちのゴールは、これらの反復的な修正を減らすことです。 多くのDRAM技術におけるDRAMコマンドとメモリコントローラ構造が類似していることが観察された。 私たちのキーとなるアイデアは、これらの類似性を使用して、多様なDRAM技術を実装するためのプリミティブのセットを構成することです。 2つの柔軟なコンポーネントを持つ新しいフレームワークであるTerracottaを提案する。 i) DRAMベンダーが単一の標準化されたインターフェイス内で新しいコマンドを定義できるようにカスタムコマンド拡張。 (II) システムデザイナが新たなDRAM技術をサポートするためにプログラムできるプログラマブルメモリコントローラ。 これにより、インターフェースやコントローラを変更するのではなく、メモリコントローラを設定することでデプロイメントが可能になる。 DDR5ベースのシステムのためにTerracottaを設計し、その性能、エネルギ、ハードウェアの複雑さを評価します。 4つの異なるドメイン(プロセス使用DRAM、低コストDRAM保守、サブアレイレベルの並列処理、遅延低減)からの4つのDRAM技術に対して、Terracottaはカスタム実装のほとんどすべてのパフォーマンス上の利点(>96%)を保持しています。 Terracottaベースの2つのテクニックの合成は、Terracottaベースのそれぞれのテクニックの実装を単独で上回り、繰り返しインターフェースやコントローラを変更することなくテクニックを追加する利点を示します。 Terracottaは、ハイエンドのサーバグレードプロセッサで低DRAMエネルギー(0.6-3.2%)、面積(0.03%)、電力(0.56%)のオーバーヘッドを発生させる。 Terracottaのソースコードはhttps://github.com/CMU-SAFARI/Terracottaで無料で入手できる。

関連論文リスト

• Agent Memory Distillation: Empowering Small LLM Agents with Hierarchical Teacher Memory [49.6908961629532]
  エージェントメモリ蒸留(Agen Memory Distillation、AMD)は、大規模な教師エージェントから階層的な記憶を通じて、構造化された知識を小さな学生エージェントに転送する、トレーニング不要のフレームワークである。 メモリはタスクレベルの戦略を符号化し、サブタスクメモリは具体的な振る舞いの例を提供し、ファンクションメモリは関数ごとの呼び出し規約をキャプチャする。 GPT-5-miniを教師とする4つの学生モデル(4B-8Bパラメータ)を用いた3つのツールユースベンチマークでAMDを評価し,平均精度27.2%p,11.2%p,3.4%pのAppWorld,BFCL Vを用いた。
  論文  参考訳（メタデータ） (2026-08-07T12:43:00Z)
• Decoder-Hybrid-Decoder Architecture for Efficient Reasoning with Long Generation [108.0657508755532]
  我々は、レイヤ間の効率的なメモリ共有のためのシンプルで効果的なメカニズムであるGated Memory Unit(GMU)を紹介した。 これは、GMUを組み込んでSambaベースのセルフデコーダからメモリ読み出し状態を共有するデコーダ・ハイブリッド・デコーダアーキテクチャである。
  論文  参考訳（メタデータ） (2025-07-09T07:27:00Z)
• B'MOJO: Hybrid State Space Realizations of Foundation Models with Eidetic and Fading Memory [91.81390121042192]
  我々はB'MOJOと呼ばれるモデル群を開発し、構成可能なモジュール内で理想的メモリと暗黙的メモリをシームレスに結合する。 B'MOJOのイデオティックメモリとフェードメモリを変調する能力は、32Kトークンまでテストされた長いシーケンスの推論をより良くする。
  論文  参考訳（メタデータ） (2024-07-08T18:41:01Z)
• UniPT: Universal Parallel Tuning for Transfer Learning with Efficient Parameter and Memory [69.33445217944029]
  PETLは、トレーニング済みモデルを下流ドメインに適応するための効果的な戦略である。 最近のPETLは、より価値の高いメモリ効率特性に焦点を当てている。 メモリ効率の良い新しいPETL戦略Universal Parallel Tuning (UniPT)を提案する。
  論文  参考訳（メタデータ） (2023-08-28T05:38:43Z)
• Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations [7.663876942368506]
  本稿では,自律的なDRAM保守操作を可能にする,低コストなDRAMアーキテクチャであるSelf-Managing DRAM(SMD)を提案する。 SMDは、メモリコントローラからチップへのメンテナンス操作を制御する責任を負う。 DDRxインタフェースに新しいピンを追加することなく、低レイテンシで実装可能であることを示す。
  論文  参考訳（メタデータ） (2022-07-27T08:27:10Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。