論文の概要: Back to the Future: Rethinking EDA Infrastructure for Agentic Systems in Chip Design Verification
- arxiv url: http://arxiv.org/abs/2610.06790v1
- Date: Mon, 05 Oct 2026 17:48:14 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-08 22:48:00.717892
- Title: Back to the Future: Rethinking EDA Infrastructure for Agentic Systems in Chip Design Verification
- Title（参考訳）: 未来へ:チップ設計検証におけるエージェントシステムのためのEDAインフラの再考
- Abstract要約: 我々は、このインフラ間隙を埋めるエンドツーエンドのエージェント言語フレームワーク、BTTF(Back-to-the-Future)を紹介した。
BTTFは、大規模で非構造的なシミュレーションダンプを正規化されたリレーショナルデータベースに蒸留し、協調的なマルチエージェントオーケストレーションエンジンと結合する。
BTTFは95.33%の実行精度を達成し、自律EDA検証に向けた実践的な道をチャート化している。
- 参考スコア（独自算出の注目度）: 0.2512266027055488
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: The unprecedented computational scale of modern artificial intelligence depends on complex, multi-billion-transistor Systems-on-Chip, yet the workflows that verify these chips remain stubbornly manual. Although Large Language Models (LLMs) have made rapid inroads into Electronic Design Automation (EDA), approximately 74.6% of existing studies target static Register-Transfer Level (RTL) code generation, leaving post-simulation verification and interactive waveform debugging largely untouched. We introduce Back-to-the-Future (BTTF), an end-to-end agentic framework that closes this infrastructural gap. BTTF distills massive, unstructured simulation dumps into a normalized relational SQLite database and couples it with a collaborative multi-agent orchestration engine that translates natural-language verification queries into schema-aware SQL while correlating signal anomalies with versioned RTL repositories. Across a 150-query benchmark, BTTF attains 95.33% execution accuracy, charting a practical path toward autonomous EDA verification.
- Abstract（参考訳）: 現代の人工知能における前例のない計算スケールは、複雑なマルチビリオントランジスタ・システム・オン・チップに依存しているが、これらのチップを検証するワークフローは手作業のままだ。
大型言語モデル (LLMs) は電子設計自動化 (EDA) に急速に進出しているが、既存の研究の74.6%は静的レジスター-トランスファーレベル (RTL) のコード生成を目標としており、シミュレーション後の検証とインタラクティブな波形デバッグはほとんど触れていない。
我々は、このインフラのギャップを埋めるエンドツーエンドのエージェントフレームワークであるBack-to-the-Future(BTTF)を紹介する。
BTTFは、大規模で非構造化のシミュレーションダンプを正規化されたリレーショナルSQLiteデータベースに蒸留し、それを、自然言語の検証クエリをスキーマ対応SQLに変換しながら、バージョン付きRTLリポジトリと信号異常を関連付ける、協調的なマルチエージェントオーケストレーションエンジンと結合する。
150クエリのベンチマークで、BTTFは95.33%の実行精度を達成し、自律EDA検証に向けた実践的な道をチャート化している。
関連論文リスト
- InferQ: A Database-Oriented Benchmark for Quantum Circuits Simulation [6.750045708575421]
本稿では,量子回路シミュレーションのためのデータベース指向ベンチマークInferQを提案する。
InferQは、一連の回路テンプレートからサブ回路を組み立てることで、一般的な合成回路を生成する。
InferQ が生成した回路の50%以上において,RDBMS は Qiskit Aer よりもピークメモリ使用率が高いことが判明した。
論文 参考訳（メタデータ） (2026-07-31T08:05:15Z) - AgentX: Towards Agent-Driven Self-Iteration of Industrial Recommender Systems [82.01232437066487]
AgentXはプロダクションデプロイされたマルチエージェントシステムで、このプロダクション機能を再構築する。
自律的に生成し、実装し、評価し、レコメンデーション実験から学ぶ。
AgentXは4つの密結合したステージをクローズドループでオーケストレーションする。
論文 参考訳（メタデータ） (2026-06-25T10:42:28Z) - ChipMATE: Multi-Agent Training via Reinforcement Learning for Enhanced RTL Generation [55.947962672433675]
ChipMATEは、RTL生成のための最初の自己学習型マルチエージェントフレームワークである。
ChipMATEは産業的な実践に触発され、VerilogエージェントとPythonのリファレンスモデルエージェントをペアにし、相互に出力を検証する。
ChipMATEは、VerilogEval V2で75.0%と80.1%パス@1を4Bと9Bベースモデルで達成している。
論文 参考訳（メタデータ） (2026-05-13T01:04:21Z) - Dynamic analysis enhances issue resolution [53.50448142467294]
DAIRA(Dynamic Analysis-enhanced Issue Resolution Agent)は、エージェントの推論サイクルに動的解析を組み込む自動修復フレームワークである。
テストトレース駆動の方法論によって駆動されるDAIRAは、軽量モニタを使用して重要なランタイムデータを抽出する。
Gemini 3 Flash Previewを使用すると、DAIRAは新たな最先端(SOTA)パフォーマンスを確立し、SWE-bench Verifiedデータセットで79.4%の解像度を達成する。
論文 参考訳（メタデータ） (2026-03-23T14:48:54Z) - Understanding by Reconstruction: Reversing the Software Development Process for LLM Pretraining [66.89012795621349]
大規模言語モデル(LLM)は、複雑なソフトウェア工学に必要な、深く、長期にわたる推論に苦しむことが多い。
本稿では,再構築による理解という,新しいパラダイムを提案する。
マルチエージェントシミュレーションを用いて潜在エージェント軌道を合成するフレームワークを提案する。
論文 参考訳（メタデータ） (2026-03-11T09:23:20Z) - Veri-Sure: A Contract-Aware Multi-Agent Framework with Temporal Tracing and Formal Verification for Correct RTL Code Generation [4.723302382132762]
シリコングレードの正しさは、 (i) シミュレーション中心の評価の限られたカバレッジと信頼性、 (ii) 回帰と修復幻覚、 (iii) エージェントハンドオフ間で意図が再解釈される意味的ドリフトによってボトルネックが残っている。
エージェントの意図を整合させる設計契約を確立するマルチエージェントフレームワークであるVeri-Sureを提案する。
論文 参考訳（メタデータ） (2026-01-27T16:10:23Z) - GENIUS: An Agentic AI Framework for Autonomous Design and Execution of Simulation Protocols [32.505127447635864]
GENIUSは、スマート量子ESPRESSO知識グラフと有限状態エラー回復マシンによって管理される大規模言語モデルの階層構造を融合するAIエージェントワークフローである。
GENIUSは、フリーフォームの人為的なプロンプトを検証済みの入力ファイルに変換し、295の多様なベンチマークの80%の$approxで実行し、76%が自律的に修復され、成功は指数関数的に7%のベースラインに崩壊する。
このフレームワークは、プロトコル生成、検証、修復をインテリジェントに自動化して電子構造DFTシミュレーションを民主化し、大規模なスクリーニングとICME設計ループを世界中の学界や業界に開放する。
論文 参考訳（メタデータ） (2025-12-06T11:28:35Z) - MuaLLM: A Multimodal Large Language Model Agent for Circuit Design Assistance with Hybrid Contextual Retrieval-Augmented Generation [0.0]
MuaLLMは、回路設計支援のためのオープンソースのマルチモーダル大規模言語モデル(LLM)エージェントである。
ハイブリッドなRetrieval-Augmented Generationフレームワークと、回路設計研究論文の適応ベクトルデータベースを統合する。
質問応答設計アシスタントとして機能し、複雑なクエリを解釈し、合理的な応答を提供する。
論文 参考訳（メタデータ） (2025-08-11T16:11:09Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。