論文の概要: Climbing the Design Ladder: Sequential Knowledge Distillation for Early-Stage Circuit Timing Prediction
- arxiv url: http://arxiv.org/abs/2610.08457v1
- Date: Mon, 05 Oct 2026 17:33:11 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-08 02:58:30.055602
- Title: Climbing the Design Ladder: Sequential Knowledge Distillation for Early-Stage Circuit Timing Prediction
- Title(参考訳): 設計ラダーのクリービング:初期回路タイミング予測のための逐次知識蒸留
- Abstract要約: 本稿では,進歩的知識伝達のためのSTEP-KD(Sequential Timing Evaluation via Progressive Knowledge Distillation)を提案する。
Step-KDは、ポストルート、ポストプレース、ポストフロアプランの段階で教師モデルを訓練し、その後、その知識をポストシンセサイザーの学生モデルに順次蒸留する。
種々の回路の実験により、STEP-KDは直接蒸留や教師付きベースラインと比較してタイミング予測誤差を減少させることが示された。
- 参考スコア(独自算出の注目度): 6.671266549285377
- License: http://creativecommons.org/licenses/by-nc-sa/4.0/
- Abstract: Integrated circuit design involves multiple design stages: logic synthesis, floorplanning, placement, and routing, with each stage taking hours to weeks to complete. Discovering timing violations late in this flow forces costly iterations back to earlier stages, wasting computational resources and delaying product launches. While predicting post-routing timing from early-stage data could prevent these failures, existing machine learning approaches struggle with the massive abstraction gap between post-synthesis logical descriptions and post-routing physical layouts. We propose STEP-KD (Sequential Timing Evaluation via Progressive Knowledge Distillation), which leverages intermediate design stages as ``stepping stones'' for progressive knowledge transfer rather than attempting direct prediction. STEP-KD trains teacher models at the post-routing, post-placement, and post-floorplan stages, then sequentially distills their knowledge to a post-synthesis student model through representation alignment. Experiments on diverse circuits demonstrate that STEP-KD reduces timing prediction error compared to direct distillation and supervised baselines, and in most settings compared to the industry-standard Static Timing Analysis (STA) tool. STEP-KD reduces the weighted mean absolute percentage error of Total Negative Slack prediction to 19.78\%, compared with 74.84\% for STA. Our proposed method is step forward to identify timing problems earlier, avoiding expensive late-stage redesigns.
- Abstract(参考訳): 集積回路設計には、論理合成、フロアプランニング、配置、ルーティングといった複数の設計段階があり、各段階は完成までに数時間から数週間かかる。
このフローの遅いタイミング違反を発見すると、コストのかかるイテレーションを早期に遡り、計算リソースを浪費し、製品ローンチを遅らせる。
アーリーステージデータから遅延後のタイミングを予測することで、これらの障害を防止できる一方で、既存の機械学習アプローチでは、合成後の論理記述とロール後の物理レイアウトの間の大きな抽象的なギャップに苦慮している。
直接予測ではなく,中間設計段階を「ステッピングストーン」として活用したSTEP-KD(Sequential Timing Evaluation via Progressive Knowledge Distillation)を提案する。
STEP-KDは、ポストルート、ポストプレースメント、ポストフロアプランの段階で教師モデルを訓練し、その後、アライメントアライメントを通じて、その知識をポストシンセサイザーのモデルに順次蒸留する。
各種回路の実験により、STEP-KDは直接蒸留や教師付きベースラインと比較してタイミング予測誤差を低減し、業界標準の静的タイミング解析(STA)ツールと比較してほとんどの設定において予測誤差を減少させることが示された。
STEP-KDは、Total Negative Slack予測の重み付き平均絶対パーセンテージ誤差を19.78\%、STAは74.84\%に削減する。
提案手法は,コストのかかる最終段階の再設計を回避し,早期のタイミング問題を特定する。
関連論文リスト
- An End-to-End Latent-Rollout Approach for Pushing Few-Step ImageNet-$256$ Generation to FID $1.11$ without Fréchet Losses [9.431422086533344]
蒸留は教師の軌道に沿って選択された状態に教師力の回帰を適用する。
監督の強化は 敵意と補助的な 分類の目的に置き換わる
ImageNetのクラス条件生成では,FID 1.11(IS 282)を3段階,FID 1.15(IS 280)を2段階で達成した。
論文 参考訳(メタデータ) (2026-09-26T08:52:12Z) - Terminal Shrinkage Averaging Reveals a Schedule-Estimator Interaction in LLM Pretraining [33.69413571438309]
終末変動に対する最近の進展のバランスをとるために, 頭頂部収縮平均化(TSA)を提案する。
局所2次近似を用いて,TSAが望ましい終末学習率のスケジュールをどのように変更するかを解析する。
その結果,Depth-22 NanoChatへの転送が得られ,スケジュールと推定器の組み合わせで検証精度が向上することを示した。
論文 参考訳(メタデータ) (2026-09-21T23:19:17Z) - Do Latent-CoT Models Think Step-by-Step? A Mechanistic Study on Sequential Reasoning Tasks [37.23113613155819]
Latent Chain-of-Thought (Latent-CoT) は、長い論理を出力することなくステップバイステップの計算を可能にすることを目的としている。
本研究では, 連続的思考型教師学生蒸留モデルであるCODIについて, 厳密なシーケンシャル・イット・タスクについて検討する。
論文 参考訳(メタデータ) (2026-01-31T01:48:23Z) - REPA Works Until It Doesn't: Early-Stopped, Holistic Alignment Supercharges Diffusion Training [58.33728862521732]
Diffusion Transformer (DiTs)は最先端の画像品質を提供するが、訓練は依然として遅い。
最近の治療 -- DiT の隠された特徴と非生成的教師(例えば DINO)の特徴とを一致させる表現アライメント(REPA) -- は、初期のエポックを劇的に加速させるが、その後パフォーマンスを低下させる。
生成学習者が共同データ分布をモデル化し始めると、教師の低次元埋め込みと注意パターンがガイドではなくストラトジャケットになる。
HASTEを紹介する
論文 参考訳(メタデータ) (2025-05-22T15:34:33Z) - The First Few Tokens Are All You Need: An Efficient and Effective Unsupervised Prefix Fine-Tuning Method for Reasoning Models [69.798277882245]
大規模言語モデルの推論効率を向上させるために,Unsupervised Prefix Fine-Tuning (UPFT)を導入した。
UPFTはラベル付きデータや徹底的なサンプリングの必要性を取り除く。
実験の結果,UPFTは教師付き手法の性能と一致していることがわかった。
論文 参考訳(メタデータ) (2025-03-04T18:56:03Z) - Understanding Warmup-Stable-Decay Learning Rates: A River Valley Loss Landscape Perspective [66.80315289020487]
Warmup-Stable-Decay (WSD) スケジュールは、一定の学習率を使用して、所定の計算予算なしで無限に継続できるイテレーションのメインブランチを生成する。
プレトレーニング損失は,河底に川がある深い谷に類似した河谷景観を呈することを示す。
この理論にインスパイアされたWSD-Sは、従来のチェックポイントの崩壊フェーズを再利用し、メインブランチを1つだけ保持するWSDの変種である。
論文 参考訳(メタデータ) (2024-10-07T16:49:39Z) - Keypoint-based Progressive Chain-of-Thought Distillation for LLMs [46.53906673648466]
思考の連鎖蒸留は、推論能力を大きな言語モデルからより小さな学生モデルに伝達する強力な技術である。
従来の手法では、学生はLLMによって生成されるステップバイステップの合理性を模倣する必要がある。
我々はこれらの問題に対処する統合フレームワークKPODを提案する。
論文 参考訳(メタデータ) (2024-05-25T05:27:38Z) - Debiased Fine-Tuning for Vision-language Models by Prompt Regularization [56.48290708901531]
本稿では,Prompt Regularization(ProReg)と呼ばれる下流タスクにおける大規模視覚事前訓練モデルの微調整のための新しいパラダイムを提案する。
ProRegは、事前訓練されたモデルに微調整を正規化するよう促すことで予測を使用する。
本稿では,従来の微調整,ゼロショットプロンプト,プロンプトチューニング,その他の最先端手法と比較して,ProRegの性能が一貫して高いことを示す。
論文 参考訳(メタデータ) (2023-01-29T11:53:55Z) - Bridging the Gap Between Training and Inference for Spatio-Temporal
Forecasting [16.06369357595426]
本稿では,S-temporal sequence forecastingのトレーニングと推論のギャップを埋めるために,時間的プログレッシブ・グロース・サンプリングというカリキュラムベースの新しい戦略を提案する。
実験結果から,提案手法は長期依存をモデル化し,2つの競合データセットに対するベースラインアプローチより優れていることが示された。
論文 参考訳(メタデータ) (2020-05-19T10:14:43Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。