論文の概要: Towards Verifying Neural Networks Against Multi-Parameter Bit-Flip Perturbations

• arxiv url: http://arxiv.org/abs/2610.08876v1
• Date: Tue, 06 Oct 2026 06:07:29 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-08 21:58:22.521986
• Title: Towards Verifying Neural Networks Against Multi-Parameter Bit-Flip Perturbations
• Title（参考訳）: 多パラメータビットフリップ摂動に対するニューラルネットワークの検証に向けて
• Abstract要約: ハードウェアの欠陥は、量子化されたニューラルネットワークの保存された重みにビットを反転させ、予測を複雑にする可能性がある。 複数パラメータ間の同時ビットフリップに対して,これらの組み合わせを明示的に列挙することなく堅牢性を示す,効率的な検証フレームワークであるmBFV(m-BitFlip Verifier)を提案する。
• 参考スコア（独自算出の注目度）: 6.847570496102833
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Hardware faults can flip bits in the stored weights of a quantized neural network, potentially compromising its predictions. While such faults typically affect multiple parameters simultaneously, existing verifiers are limited to single-parameter perturbations due to the combinatorial explosion of possible flip locations in large networks. We present mBFV (m-BitFlip Verifier), an efficient verification framework that proves robustness against simultaneous bit flips across multiple parameters without explicitly enumerating these combinations. mBFV achieves this via a novel multi-parameter bound propagation technique that directly aggregates the m worst-case contributions. To further tighten these bounds, mBFV employs a branch-and-bound mechanism over perturbation locations, partitioning the potential flips to smaller groups of neurons. Evaluated on 625 instances, mBFV successfully verifies 293, significantly outperforming a prior single-parameter verifier (38 verified instances) and an exact mixed-integer linear programming baseline (0 verified instances). Notably, while these baselines are restricted to single-parameter flips on small networks (up to 13k parameters), mBFV scales to verify networks with up to 1.15M parameters against up to four simultaneous parameter flips.
• Abstract（参考訳）: ハードウェアの欠陥は、量子化されたニューラルネットワークの保存された重みにビットを反転させ、予測を複雑にする可能性がある。 このような障害は、通常複数のパラメータに同時に影響するが、既存の検証器は、大きなネットワークにおけるフリップ位置の組合せ爆発により、単一パラメータの摂動に制限される。 複数パラメータ間の同時ビットフリップに対して,これらの組み合わせを明示的に列挙することなく堅牢性を示す,効率的な検証フレームワークであるmBFV(m-BitFlip Verifier)を提案する。 mBFVは、m最悪のコントリビューションを直接集約する、新しいマルチパラメータ境界伝搬技術によってこれを達成している。 これらの境界をさらに強固にするために、mBFVは摂動位置上の分岐と結合の機構を使い、潜在的なフリップを小さなニューロン群に分割する。 625のインスタンスで評価され、mBFVは293の検証に成功し、以前のシングルパラメータ検証(38の検証インスタンス)と正確な混合整数線形プログラミングベースライン(0の検証インスタンス)を大きく上回った。 特に、これらのベースラインは小さなネットワーク上のシングルパラメータフリップ(最大13kパラメータ)に制限されているが、mBFVは最大1.15Mパラメータを持つネットワークを最大4つの同時パラメータフリップに対して検証するためにスケールする。

関連論文リスト

• S$^3$AM: A Single-Stream SAM with Reliability-Calibrated Frequency Adapter for Multi-modal Salient Object Detection [74.15663758681849]
  シングルストリームフレームワークは、信頼性キャリブレーションされた周波数適応をMSOD用のSAMバックボーンに組み込む。 RGB-D、RGB-T、RGB-NIRの正当性オブジェクト検出ベンチマークの実験により、提案フレームワークが競合性能を達成することを確認した。
  論文  参考訳（メタデータ） (2026-08-18T08:05:00Z)
• Verifying Closed-Loop Contractivity of Learning-Based Controllers via Partitioning [52.23804865017831]
  本稿では,ニューラルネットワークによるパラメータ化を行う非線形制御系における閉ループ収縮の検証問題に対処する。 我々は、対称メッツラー行列の優越的固有値が非正であることを確かめるために、閉ループの縮約性に対するトラクタブルでスケーラブルな十分条件を導出する。
  論文  参考訳（メタデータ） (2025-12-01T23:06:56Z)
• Zero Memory Overhead Approach for Protecting Vision Transformer Parameters [0.0]
  ViTパラメータをメモリオーバーヘッドゼロのビットフリップフォールトから保護するために、フォールトトレランス技術が導入された。 故障が検出された場合、影響を受けるパラメータは、ViTモデルのほとんどのパラメータがゼロに近いため、ゼロアウトによってマスクされる。 このアプローチは、ViTモデル全体の信頼性を高め、最大3桁のビットフリップに対するパラメータの堅牢性を向上させる。
  論文  参考訳（メタデータ） (2025-07-04T21:32:24Z)
• Verification of Bit-Flip Attacks against Quantized Neural Networks [14.673682037450321]
  我々は,ビットフリップ攻撃の欠如を正式に検証するための最初の検証フレームワークであるBFAVerifierを紹介する。 BFAVerifierは抽象的手法とMILP的手法の2つの積分成分からなる。
  論文  参考訳（メタデータ） (2025-02-22T16:35:38Z)
• Impactful Bit-Flip Search on Full-precision Models [3.4156622779256995]
  Impactful Bit-Flip Search (IBS) は、完全精度ネットワークにおけるクリティカルビットのピンポイントとフリップを効率的に行う新しい手法である。 本稿では,フロート値を元の分布内に保持する手法として,モデルのパラメータを戦略的に修正するウェイト・ステース手法を提案する。
  論文  参考訳（メタデータ） (2024-11-12T19:24:42Z)
• The Empirical Impact of Neural Parameter Symmetries, or Lack Thereof [50.49582712378289]
  ニューラル・ネットワーク・アーキテクチャの導入により,ニューラル・パラメータ・対称性の影響について検討する。 我々は,パラメータ空間対称性を低減するために,標準的なニューラルネットワークを改良する2つの手法を開発した。 実験により,パラメータ対称性の経験的影響に関する興味深い観察がいくつか示された。
  論文  参考訳（メタデータ） (2024-05-30T16:32:31Z)
• Parameter Efficient Fine-tuning via Cross Block Orchestration for Segment Anything Model [81.55141188169621]
  PEFTにクロスブロックオーケストレーション機構を組み、SAM(Segment Anything Model)の様々な下流シナリオへの適応を可能にする。 本稿では,超複素層から重みが生じる線形射影ヘッドを導入するブロック内拡張モジュールを提案する。 提案手法は,約1Kのパラメータのみを付加した新規シナリオにおいて,セグメンテーション性能を大幅に向上させる。
  論文  参考訳（メタデータ） (2023-11-28T11:23:34Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。