論文の概要: Accelerating HQC for Post-Quantum TLS 1.3 on x86 IoT Gateways

• arxiv url: http://arxiv.org/abs/2610.11107v1
• Date: Thu, 08 Oct 2026 02:27:37 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-10 02:36:53.740799
• Title: Accelerating HQC for Post-Quantum TLS 1.3 on x86 IoT Gateways
• Title（参考訳）: x86 IoT Gateway上でのポスト量子TLS 1.3のHQCの高速化
• Abstract要約: IoTゲートウェイでの量子後TLSは、ハンドシェイク遅延、CPUコスト、ネットワークトラフィックを大きく増加させることなく、多くのデバイス接続を保護する必要がある。 AVX2, AVX-512, およびGalois Field New Instructions (GFNI)を用いたx86プロセッサのHQCを最適化する。 我々は,これらの実装がTLS 1.3ハンドシェイクレイテンシとサーバおよびクライアントCPUコスト,およびラウンドトリップ時間(RTT)と帯域幅に与える影響を評価する。
• 参考スコア（独自算出の注目度）: 0.7231276782144985
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Post-quantum TLS at an IoT gateway must protect many device connections without large increases in handshake delay, CPU cost, or network traffic. HQC provides code-based diversity beyond ML-KEM, but its computation and ciphertext sizes can increase these costs. We optimize HQC for x86 processors with AVX2, AVX-512, and the Galois Field New Instructions (GFNI), and integrate the resulting implementations into TLS 1.3. We extend branch-free Toom-Cook/Karatsuba multiplication to AVX-512, accelerate Reed-Solomon decoding with GFNI, improve Reed-Muller decoding, accelerate SHA3-512 and fixed-weight sampling, and port Frobenius additive FFT (FAFFT) multiplication to AVX-512 + GFNI for HQC-5. On an Intel Core i5-1135G7 processor, our AVX2 implementation reduces decapsulation by 11.1-21.5% over the fastest prior AVX2 results. Our AVX-512 implementation reduces key generation by 24.9-29.5%, encapsulation by 10.4-11.1%, and decapsulation by 20.6-26.1% relative to Cabral et al. across the three HQC parameter sets. We evaluate the effects of these implementations on TLS 1.3 handshake latency and server and client CPU costs, as well as the effects of round-trip time (RTT) and bandwidth. In local loopback TLS measurements, our AVX-512 HQC-5 implementation reduces handshake latency from 3.22 ms to 2.92 ms compared with Cabral et al. On a constrained path with 1 Mbit/s bandwidth and an added RTT of 50 ms, the HQC-5 handshake takes 243 ms, compared with 87 ms for ML-KEM-1024. This indicates that HQC public-key and ciphertext sizes, rather than implementation speed, determine the remaining handshake cost on constrained links.
• Abstract（参考訳）: IoTゲートウェイでの量子後TLSは、ハンドシェイク遅延、CPUコスト、ネットワークトラフィックを大きく増加させることなく、多くのデバイス接続を保護する必要がある。 HQCはML-KEMを超えるコードベースの多様性を提供するが、その計算と暗号文サイズはこれらのコストを増大させる可能性がある。 AVX2, AVX-512, およびGalois Field New Instructions (GFNI)を用いたx86プロセッサのHQCを最適化し, 実装結果をTLS 1.3に統合する。 分岐フリーのToom-Cook/Karatsuba乗算をAVX-512に拡張し、GFNIでReed-Solomonデコーディングを高速化し、Reed-Mullerデコーディングを改善し、SHA3-512と固定重サンプリングを高速化し、HQC-5でFrobenius additive FFT (FAFFT)乗算をAVX-512 + GFNIに移植した。 Intel Core i5-1135G7プロセッサでは、当社のAVX2実装は、AVX2よりも11.1-21.5%減る。 AVX-512の実装では、キー生成を24.9-29.5%、カプセル化を10.4-11.1%、カプセル化を20.6-26.1%削減しています。 我々は,これらの実装がTLS 1.3ハンドシェイクレイテンシとサーバおよびクライアントCPUコスト,およびラウンドトリップ時間(RTT)と帯域幅に与える影響を評価する。 ローカルループバックTLS測定では、AVX-512 HQC-5実装は、カブラールなどと比較してハンドシェイクのレイテンシを3.22msから2.92msに短縮し、1Mbit/sの帯域幅と50msの追加RTTでは、HQC-5ハンドシェイクは、ML-KEM-1024の87msと比較して243msである。 これは、HQCの公開鍵と暗号文のサイズが実装速度ではなく、制約付きリンクの残りのハンドシェイクコストを決定することを示している。

関連論文リスト

• Scaling Parallel Sequence Models to Foundation-Scale Vision Encoders [123.58723804218151]
  ビジョンファウンデーションモデルは、自己注意の二次的なコストによってボトルネックとなる。 2次元空間伝搬伝搬に基づくC-GSPNを提案する。
  論文  参考訳（メタデータ） (2026-05-30T14:29:43Z)
• BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
  バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。 本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。 実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
  論文  参考訳（メタデータ） (2026-04-05T04:25:07Z)
• Benchmarking Post-Quantum Cryptography on Resource-Constrained IoT Devices: ML-KEM and ML-DSA on ARM Cortex-M0+ [0.0]
  本稿では,ARM Cortex-M0+プロセッサ上でML-KEMとML-DSAを分離したアルゴリズムレベルベンチマークを提案する。 PQClean参照Cの実装を用いて、キー生成、カプセル化/署名、カプセル化/検証の3つのセキュリティレベルをすべて計測する。 すべてのコード、データ、スクリプトは、開発者のためのオープンソースのベンチマークスイートとしてリリースされている。
  論文  参考訳（メタデータ） (2026-03-19T11:27:29Z)
• Resource-Efficient Iterative LLM-Based NAS with Feedback Memory [49.44875022114861]
  ニューラルアーキテクチャサーチ(NAS)はネットワーク設計を自動化するが、従来の手法ではかなりの計算資源を必要とする。 本稿では,大規模言語モデル(LLM)を活用して,畳み込みニューラルネットワークアーキテクチャを反復的に生成し,評価し,洗練するクローズドループパイプラインを提案する。
  論文  参考訳（メタデータ） (2026-03-12T16:00:22Z)
• Faster Post-Quantum TLS 1.3 Based on ML-KEM: Implementation and Assessment [5.483288991845528]
  TLSはネットワーク上のセキュアなデータ伝送に広く利用されている。 量子脅威に対抗するためには、量子後アルゴリズムをTLSに統合することが不可欠である。 TLSプロトコルでは、ハンドシェイク性能が重要であり、後量子TLS(PQ-TLS)では、後量子鍵カプセル化機構(KEM)の性能がハンドシェイク性能に直接影響を及ぼす。
  論文  参考訳（メタデータ） (2024-04-21T05:59:04Z)
• Shallow Cross-Encoders for Low-Latency Retrieval [69.06104373460597]
  BERTやT5のような大きなトランスフォーマーモデルに基づくクロスエンコーダは計算コストが高く、非常に小さな遅延ウィンドウ内で少数の文書しかスコアできない。 より弱い浅層変圧器モデル(すなわち、層数が限られている変圧器)は、これらの実用的な低レイテンシ設定に制約された場合、実際にフルスケールモデルよりも優れた性能を示すことを示す。
  論文  参考訳（メタデータ） (2024-03-29T15:07:21Z)
• DISTFLASHATTN: Distributed Memory-efficient Attention for Long-context LLMs Training [82.06732962485754]
  FlashAttentionは、1つのGPU上でのトレーニングトランスフォーマーベースの大規模言語モデル(LLM)において、2次ピークメモリの使用を線形に削減する。 本研究では,長期LLM学習に最適化されたメモリ効率の高い注意機構であるDisTFLASHATTNを紹介する。 最近のRing AttentionやDeepSpeed-Ulyssesと比較して、1.67xと1.26 - 1.88xのスピードアップを実現している。
  論文  参考訳（メタデータ） (2023-10-05T03:47:57Z)
• SpQR: A Sparse-Quantized Representation for Near-Lossless LLM Weight Compression [76.73007709690306]
  Sparse-Quantized Representation (SpQR) は,新しい圧縮フォーマットと量子化技術である。 SpQRは、高精度なLLaMAとFalcon LLMのパープレキシティにおいて、1%未満の相対的精度の損失を達成している。 これにより、1台の24GBのコンシューマGPU上で33BパラメータのLSMを実行でき、15%のスピードアップでパフォーマンスの劣化は発生しない。
  論文  参考訳（メタデータ） (2023-06-05T17:53:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。