論文の概要: StateSync-GKR: Design and Evaluation of a Reusable Sparse GKR Engine
- arxiv url: http://arxiv.org/abs/2610.14849v1
- Date: Sat, 10 Oct 2026 12:06:57 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-20 11:27:24.838363
- Title: StateSync-GKR: Design and Evaluation of a Reusable Sparse GKR Engine
- Title（参考訳）: StateSync-GKR:再利用可能なスパースGKRエンジンの設計と評価
- Abstract要約: StateSync-GKRは、スパースマークル検証コアを備えた再利用可能なRustsumcheck/GKRコアである。
キューブ/ファイン融合と並列経路制約は回路スケジュールと証明サイズ成長をコンパクトに保つ。
- 参考スコア（独自算出の注目度）: 9.32030540168344
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Authenticated state transitions need proof engines that conserve memory, avoid repeated setup, and preserve request semantics across parallel execution. We present StateSync-GKR, a reusable Rust sumcheck/GKR core with a sparse-Merkle frontend, and connect its design mechanisms to controlled measurements. Sparse layer reduction and derived wiring reduce prover ownership and repeated verification work. Cube/affine fusion and parallel path constraints keep the circuit schedule and proof-size growth compact. Reusable preparation and indexed parallel jobs amortize setup while maintaining independent results. Three-state records, strict original-request decoding, and separate core/model interfaces expose the application and assurance boundaries. With circuit, field, transcript and prover driver held fixed, sparse reduction lowers additional requested allocation 3,242-fold and peak process resident memory 89.46-fold relative to StateSync-GKR's test-only dense reference for a two-layer mixed circuit of width 4096. Direct depth-24 fresh/prepared measurements show 3.46-4.45-fold lower per-request proving-path latency. CPU and full-proof delivery studies distinguish useful parallel work from queueing and return-path costs, retaining all outcomes and latency budgets. The evaluation supports larger circuits within finite RAM, lower repeated-request cost, and explicit deployment choices for this artifact. It preserves the cryptographic claim boundary of the existing construction.
- Abstract（参考訳）: 認証された状態遷移には、メモリの保存、繰り返しセットアップの回避、並列実行における要求セマンティクスの保存といったエビデンスエンジンが必要である。
本稿では,再利用可能なRustsumcheck/GKRコアであるStateSync-GKRについて述べる。
スパース層低減および導出配線により、証明器の所有権と繰り返し検証作業が低減される。
キューブ/ファイン融合と並列経路制約は回路スケジュールと証明サイズ成長をコンパクトに保つ。
再利用可能な準備とインデックス付き並列ジョブは、独立した結果を維持しながらセットアップを償却する。
3状態レコード、厳密なオリジナル-要求デコード、およびコア/モデルインターフェースは、アプリケーションと保証境界を公開します。
回路、フィールド、トランスクリプトおよび証明ドライバが固定され、スパース低減により、幅4096の2層混合回路に対するStateSync-GKRのテスト専用密度参照に対して、追加の要求割り当て3,242倍、ピークプロセス常駐メモリ89.46倍となる。
直接深度-24 新鮮な/準備された測定値では、要求毎の3.46-4.45倍の遅延が示される。
CPUと完全防御デリバリの研究は、キューとリターンパスのコストから有用な並列処理を区別し、すべての成果と遅延予算を保持します。
この評価は、有限RAM内のより大きな回路、繰り返し要求コストの低減、およびこのアーティファクトに対する明示的なデプロイメント選択をサポートする。
既存の構成の暗号的クレーム境界を保存する。
関連論文リスト
- DSpark: Confidence-Scheduled Speculative Decoding with Semi-Autoregressive Generation [69.8840101036735]
投機的復号化はLarge Language Model (LLM)推論を加速させる。
最近の並列起草者は、1つの前方通過で長いトークン列を効率的に提案するが、トークン間の依存関係が欠如しているため、急速に受け入れが低下する。
我々はDSparkという投機的復号化フレームワークを導入し、高いスループットの並列生成を適応的かつロードアウェアな検証と統合する。
論文 参考訳（メタデータ） (2026-07-06T14:28:06Z) - CREST: Deployment-Realistic Hardware-in-the-Loop NAS for Embedded Sensing Systems [2.2395603134367446]
ニューラルアーキテクチャサーチ(NAS)のためのデプロイリアリスティックなハードウェア・イン・ザ・ループフレームワークを提案する。
CREST (Cross-platform Evaluation and Search Tool)
我々は,3つのArm Cortex-Mターゲットにおける慣性音韻法と音声分類のCRESTを評価する。
慣性オドメトリーでは、測定エネルギーのHILサーチにより、FLOPsベースの選択に対して中央値の参照エネルギーが41.7%減少し、同じ誤差で41.7%減少する。
論文 参考訳（メタデータ） (2026-06-12T22:48:13Z) - Latent Recurrent Transformer: Architecture Exploration, Training Strategies, and Scaling Behavior [107.2098567818173]
Latent Recurrent Transformer (LRT) は自己回帰変換器の軽量化である。
LRTは、次のトークンのリカレントメモリとして、前のトークンから高レベルなソース層隠れステートを再利用する。
論文 参考訳（メタデータ） (2026-05-26T10:10:26Z) - Runtime-Certified Bounded-Error Quantized Attention [0.0]
本稿では,実行時対応型KVキャッシュアーキテクチャを提案する。
二項誤差分解は、キー量子化および(ii)値再構成誤差から、(i)注目分布歪みに対するヘッド当たり、ステップ当たりのバウンダリが得られる。
PG-19、NIAH、RULERのベンチマークにおいて、このシステムは言語モデリングと検索タスクのためのノイズ内の密度の高いFP16 KV品質と一致している。
論文 参考訳（メタデータ） (2026-05-20T08:04:40Z) - WISV: Wireless-Informed Semantic Verification for Distributed Speculative Decoding in Device-Edge LLM Inference [56.297697169678095]
WISV(Wireless-Informed Semantic Verification)は、分散投機的復号化フレームワークである。
WISVは最大60.8%の許容長の増加、37.3%の対話ラウンドの削減、31.4%のエンドツーエンドレイテンシの改善を実現している。
NVIDIA Jetson AGX OrinとA40搭載サーバからなるハードウェアテストベッド上でWISVを検証する。
論文 参考訳（メタデータ） (2026-04-20T01:29:56Z) - Sparse Prefix Caching for Hybrid and Recurrent LLM Serving [0.7284556903703034]
重なり合う深さの分布の下で,スパースプレフィックスキャッシングをチェックポイント配置として定式化する。
リクエストが非自明なプレフィックスを共有する場合、実世界のデータ上で標準非対称性によって追跡されるフロンティアを一貫して改善することを示す。
正確な出力を保持し、リカレント計算自体を変更したり、新しいリカレント更新カーネルを必要としたりしない。
論文 参考訳（メタデータ） (2026-04-17T09:24:58Z) - LoGeR: Long-Context Geometric Reconstruction with Hybrid Memory [97.14005794889134]
提案するLoGeRは,高密度な3次元再構成を,後最適化なしで極めて長いシーケンスに拡張する新しいアーキテクチャである。
LoGeRはビデオストリームをチャンクで処理し、高忠実度なチャンク内推論に強力な双方向の事前処理を活用する。
このメモリアーキテクチャにより、LoGeRは128フレームのシーケンスでトレーニングでき、推論中に数千フレームまで一般化できる。
論文 参考訳（メタデータ） (2026-03-03T18:55:37Z) - dParallel: Learnable Parallel Decoding for dLLMs [77.24184219948337]
拡散大言語モデル(dLLM)は並列トークン予測と低推論遅延を提供する。
既存のオープンソースモデルは、パフォーマンスを確保するためにトークン長のデコードステップをほとんど必要としています。
高速サンプリングのためにdLLMs固有の並列性を解き放つシンプルで効果的な方法であるdParallelを導入する。
論文 参考訳（メタデータ） (2025-09-30T16:32:52Z) - Memory in Large Language Models: Mechanisms, Evaluation and Evolution [8.158439933515131]
我々は,4つの分類法(パラメトリック,文脈,外部,手続き/エピソード)とメモリ四倍法(ロケーション,永続性,書き込み/アクセスパス,制御性)を提案する。
DMM Gov: DAPT/TAPT, PEFT, モデル編集(ROME, MEND, MEMIT, SERAC)、RAGをコーディネートして監査可能なループを形成する。
これにより、再現可能で、同等で、統制可能な、研究と展開のための座標系が得られる。
論文 参考訳（メタデータ） (2025-09-23T10:06:58Z) - vCache: Verified Semantic Prompt Caching [95.16654660556975]
本稿では,ユーザ定義エラー率保証を備えた最初の検証済みセマンティックキャッシュであるvCacheを提案する。
オンライン学習アルゴリズムを使用して、キャッシュされたプロンプト毎に最適な閾値を推定し、追加のトレーニングなしで信頼性の高いキャッシュ応答を可能にする。
我々の実験によると、vCacheは特定のエラー境界を一貫して満たし、最先端の静的な閾値と微調整された埋め込みベースラインより優れています。
論文 参考訳（メタデータ） (2025-02-06T04:16:20Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。