論文の概要: TernScope: Model-Hardware Co-Design for Efficient Ternary Endoscopic Segmentation

• arxiv url: http://arxiv.org/abs/2610.29617v1
• Date: Wed, 21 Oct 2026 11:56:23 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-23 00:40:06.353496
• Title: TernScope: Model-Hardware Co-Design for Efficient Ternary Endoscopic Segmentation
• Title（参考訳）: TernScope: 鏡視下鏡視下鏡視下鏡視下手術におけるモデルハードウェア共同設計
• Abstract要約: TernScopeは、低ビット演算子がハードウェアの実行を単純化する、コンパクトなセグメンテーションネットワークを学習する。 25の畳み込みはすべて3次重みと8ビットのアクティベーションを使い、満載のストレージと乗算器なしの計算を可能にした。 同じ45nm技術の下で、TernScopeはオリジナルのGemminiと比較して計算アレイ面積を88.46%削減した。
• 参考スコア（独自算出の注目度）: 5.213250788055269
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Edge medical segmentation must reconcile small model size, high accuracy, and fast inference. TernScope addresses this tradeoff through model--hardware co-design, learning a compact segmentation network whose low-bit operators also simplify hardware execution. Split-channel large-kernel blocks preserve spatial context with limited computation, while branch fusion removes redundant inference paths. Ternary Progressive Quantization-aware Training (TPQ) then adapts the fused network from deep to shallow layers, through the decoder, and finally to the input and prediction layers. All 25 convolutions use ternary weights and 8-bit activations, enabling packed storage and multiplier-free computation. The resulting model uses 0.2483 M parameters and 0.0949 GMACs while retaining competitive segmentation accuracy on in-domain and external datasets. Under the same 45 nm technology, TernScope reduces compute-array area by 88.46% compared with the original Gemmini, a systolic-array accelerator with 8-bit $\times$ 8-bit multipliers. These results demonstrate a path from accurate lightweight medical segmentation to compact low-bit hardware.
• Abstract（参考訳）: エッジ・メディカル・セグメンテーションは、小さなモデルのサイズ、高い精度、高速な推論を調整しなければならない。 TernScopeはモデルハードウェアの共同設計を通じてこのトレードオフに対処し、低ビット演算子がハードウェアの実行を簡素化するコンパクトセグメンテーションネットワークを学習する。 分割チャネル大カーネルブロックは空間的コンテキストを限られた計算で保存し、分岐融合は冗長な推論経路を除去する。 第三段階のプログレッシブ量子化対応トレーニング(TPQ)は、深層から浅層への融合ネットワークをデコーダを介して、最後に入力層と予測層に適応させる。 25の畳み込みはすべて3次重みと8ビットのアクティベーションを使い、満載のストレージと乗算器なしの計算を可能にした。 結果は0.2483Mパラメータと0.0949GMACを使用し、ドメイン内および外部データセットの競合セグメンテーション精度を維持している。 45nmの同じ技術の下で、TernScopeは8ビット$\times$8ビット乗算器を持つ最初のシストリックアレイアクセラレータであるGemminiと比較して、計算アレイ面積を88.46%削減した。 これらの結果は、正確な軽量な医療セグメンテーションからコンパクトな低ビットハードウェアへの道筋を示している。

関連論文リスト

• BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
  バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。 本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。 実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
  論文  参考訳（メタデータ） (2026-04-05T04:25:07Z)
• TinyML Enhances CubeSat Mission Capabilities [8.462623779881566]
  本稿では,画像分類のための畳み込みニューラルネットワーク(ConvNets)モデル最適化と配置パイプラインを提案する。 我々のパイプラインは、構造化された反復プルーニング、後のINT8量子化、および圧縮モデルへのハードウェア対応オペレータマッピングを統合している。 最適化されたモデルでは、RAM使用率89.55%、フラッシュメモリ709%の平均的な削減が示されている。
  論文  参考訳（メタデータ） (2026-03-20T17:51:07Z)
• FlashSchNet: Fast and Accurate Coarse-Grained Neural Network Molecular Dynamics [36.3434800328807]
  SchNetのようなグラフニューラルネットワーク(GNN)のポテンシャルは、分子動力学(MD)シミュレーションの精度と伝達性を改善する。 我々は,高帯域メモリ(HBM)とオンチップ間の読み書きを慎重に考慮し,GNN-MD IOを意識する原理を欠いていることを示す。 提案するFlashSchNetは,4つの技術をベースに構築された,効率よく正確なIO対応GNN-MDフレームワークである。
  論文  参考訳（メタデータ） (2026-02-13T17:49:12Z)
• ASC: Adaptive Scale Feature Map Compression for Deep Neural Network [6.168970798989662]
  本稿では,特徴写像の特異性を利用した適応的スケール特徴写像圧縮手法を提案する。 28nmのTSMC実装では、8ビット版のゲート数は6135である。 32$times$のスループット向上は、DDR5-6400の理論的帯域幅をわずか7.65$timeのハードウェアコストで満たす。
  論文  参考訳（メタデータ） (2023-12-13T14:36:08Z)
• DeepGEMM: Accelerated Ultra Low-Precision Inference on CPU Architectures using Lookup Tables [49.965024476651706]
  DeepGEMMはSIMDハードウェア上で超高精度畳み込みニューラルネットワークを実行するためのルックアップテーブルベースのアプローチである。 実装は、x86プラットフォーム上で、対応する8ビット整数カーネルを最大1.74倍の性能で上回る。
  論文  参考訳（メタデータ） (2023-04-18T15:13:10Z)
• Quantized Neural Networks for Low-Precision Accumulation with Guaranteed Overflow Avoidance [68.8204255655161]
  本稿では,推定時のアキュムレータの精度を下げる際に,数値オーバーフローを回避する量子化学習アルゴリズムを提案する。 本手法は,浮動小数点点ベースラインに対するモデル精度を維持しつつ,アキュムレータの精度を低減できることを示す。
  論文  参考訳（メタデータ） (2023-01-31T02:46:57Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• MCUNetV2: Memory-Efficient Patch-based Inference for Tiny Deep Learning [72.80896338009579]
  メモリボトルネックは畳み込みニューラルネットワーク(CNN)の設計における不均衡なメモリ分布に起因する。 本稿では,ピークメモリを大幅に削減するパッチ・バイ・パッチ・推論スケジューリングを提案する。 ニューラルアーキテクチャサーチによるプロセスを自動化し、ニューラルアーキテクチャと推論スケジューリングを共同で最適化し、MCUNetV2に導いた。
  論文  参考訳（メタデータ） (2021-10-28T17:58:45Z)
• Shifted and Squeezed 8-bit Floating Point format for Low-Precision Training of Deep Neural Networks [13.929168096016957]
  本研究では,8ビット浮動小数点(FP8)数を用いたディープニューラルネットワークのトレーニング手法を提案する。 ビット精度の低減により、有効メモリが大きくなり、計算速度が向上する。 提案手法は,従来の8ビット精度訓練法と異なり,代表モデルに対して最初から動作可能であることを示す。
  論文  参考訳（メタデータ） (2020-01-16T06:38:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。