論文の概要: Inference Latency-Aware Tsetlin Machine Training

• arxiv url: http://arxiv.org/abs/2610.35304v1
• Date: Mon, 26 Oct 2026 12:09:47 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-27 22:27:13.915588
• Title: Inference Latency-Aware Tsetlin Machine Training
• Title（参考訳）: 推論レイテンシを考慮したTsetlinマシントレーニング
• Abstract要約: 本研究では,2つのTMトレーニングハイパーパラメータであるTとsが,分類精度と推論遅延の両方を制御しているかを検討した。 本稿では,精度を制約として扱う有向探索手法を提案する。
• 参考スコア（独自算出の注目度）: 0.4499833362998488
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The Tsetlin Machine (TM) is a logic-based machine learning model well suited to low-latency inference on resource-constrained edge devices. Because each clause is an AND over Boolean literals, both the literals and their associated Tsetlin Automaton (TA) actions can be represented at the bit level, enabling bitwise evaluation and an early exit that is triggered as soon as any included literal evaluates to zero, forcing the clause output to zero. In this work, we study how the two TM training hyperparameters, T and s, govern both classification accuracy and inference latency. Building on the inversely proportional T-s relationship along which accuracy is nearly constant, we find that inference latency is reduced primarily by increasing s; rather than exhaustively searching the (T, s) grid at high training cost, we propose a directed search strategy that treats accuracy as a constraint and advances toward larger s to reduce inference latency within a fixed evaluation budget. Experimental results on the gem5 simulator with an ARM processor show that, for certain datasets, the search is able to increase s while preserving the baseline accuracy, thereby reducing inference latency at negligible accuracy cost: across six datasets, the method reduces inference latency by up to 16.34%, while some datasets exhibit an accuracy reduction of only 0.06%. The proposed strategy requires far fewer configuration evaluations than an exhaustive grid search.
• Abstract（参考訳）: Tsetlin Machine (TM) は、リソース制約のあるエッジデバイス上での低遅延推論に適したロジックベースの機械学習モデルである。 各節は AND over Booleanリテラルであるため、リテラルとその関連するTsetlin Automaton (TA) アクションはビットレベルで表現することができ、含まれたリテラルが0に評価されると、ビットワイズ評価と早期終了を可能にする。 本研究では,2つのTMトレーニングハイパーパラメータであるTとsが,分類精度と推論遅延の両方を制御しているかを検討する。 精度がほぼ一定に近い逆比例T-s関係上に構築すると、推論遅延は主にsの増加によって減少し、高いトレーニングコストで(T, s)グリッドを徹底的に探索する代わりに、精度を制約として扱い、より大きいsに向かって進行して、固定された評価予算内での推論遅延を低減する、有向探索戦略を提案する。 ARMプロセッサを用いたgem5シミュレータの実験結果によると、あるデータセットでは、ベースライン精度を維持しながらsを増加させ、無視可能な精度で推論遅延を低減できる。 提案手法は網羅的なグリッド探索よりもはるかに少ない構成評価を必要とする。

関連論文リスト

• Threshold-Aware Conformal Routing [17.749775900135507]
  高忠実度シミュレーションは科学的・工学的設計には不可欠であるが、繰り返し実行するには高価である。 我々は、スカラー量の利息が一定の閾値より上か下かによって決定される決定について検討する。 各入力に対して、その共形間隔がしきい値の片側にあるときにサロゲートを使用し、間隔が交差するときにその入力をシミュレーションにルーティングする。
  論文  参考訳（メタデータ） (2026-10-01T21:03:53Z)
• LUT-Compiled Kolmogorov-Arnold Networks for Lightweight DoS Detection on IoT Edge Devices [20.271194684947282]
  Kolmogorov-Arnold Networks (KAN) は、MLP(Multi-Layer Perceptrons)に代わるコンパクトな代替品を提供する。 B-spline評価は、レイテンシクリティカルなIoTアプリケーションには適さない、大幅な計算オーバーヘッドをもたらす。 本稿では,高価なスプライン計算を事前計算した量子テーブルに置き換えるルックアップテーブル(LUT)コンパイルパイプラインを提案する。
  論文  参考訳（メタデータ） (2026-01-12T22:32:18Z)
• In-memory Training on Analog Devices with Limited Conductance States via Multi-tile Residual Learning [59.091567092071564]
  インメモリトレーニングは通常、デジタルベースラインに合わせて少なくとも8ビットのコンダクタンス状態を必要とする。 ReRAMのような多くの有望な中間デバイスは、製造制約のため、約4ビットの解像度しか提供しない。 本稿では,残差を補うために複数のクロスバータイルを逐次学習する語彙学習フレームワークを提案する。
  論文  参考訳（メタデータ） (2025-10-02T19:44:25Z)
• ATTS: Asynchronous Test-Time Scaling via Conformal Prediction [112.54016379556073]
  大規模な言語モデル(LLM)は、テスト時のスケーリングの恩恵を受けるが、しばしば高い推論遅延によって妨げられる。 統計的に保証された適応スケーリングフレームワークであるATTS(Asynchronous Test-Time Scaling)を紹介する。 ATTSは、テストタイムのスケーリングにおいて最大56.7倍のスピードアップと4.14倍のスループット向上を実現している。
  論文  参考訳（メタデータ） (2025-09-18T16:55:09Z)
• $\texttt{SPECS}$: Faster Test-Time Scaling through Speculative Drafts [55.231201692232894]
  $textttSPECS$は、投機的デコードにインスパイアされた遅延対応のテスト時間スケーリングメソッドである。 我々の結果は、$textttSPECS$matchはビームサーチの精度を上回り、最大$sim$19.1%のレイテンシを削減していることを示している。
  論文  参考訳（メタデータ） (2025-06-15T05:50:05Z)
• Value-Driven Mixed-Precision Quantization for Patch-Based Inference on Microcontrollers [35.666772630923234]
  QuantMCUは、値駆動型混合精度量子化を利用して冗長計算を減らす、パッチベースの新しい推論手法である。 我々は,QuantMCUが平均2.2倍の計算量を削減できることを示す。
  論文  参考訳（メタデータ） (2024-01-24T04:21:41Z)
• Data-Free Dynamic Compression of CNNs for Tractable Efficiency [46.498278084317704]
  構造化プルーニング手法は, 精度が大幅に低下することなく浮動小数点演算を低下させる可能性を示唆している。 HASTE(Hashing for Tractable Efficiency)は,データフリーでプラグイン・アンド・プレイのコンボリューションモジュールで,トレーニングや微調整なしにネットワークのテスト時間推論コストを瞬時に低減する。 CIFAR-10とImageNetでは46.72%のFLOPを1.25%の精度で削減した。
  論文  参考訳（メタデータ） (2023-09-29T13:09:40Z)
• Instance-based Learning with Prototype Reduction for Real-Time Proportional Myocontrol: A Randomized User Study Demonstrating Accuracy-preserving Data Reduction for Prosthetic Embedded Systems [0.0]
  本研究は, 義肢制御におけるジェスチャー検出のためのkNNスキームに基づく学習手法の設計, 実装, 検証を行う。 8チャンネルSEMGアームバンドを用いて,パラメータ化と比例スキームの変化の影響を解析した。
  論文  参考訳（メタデータ） (2023-08-21T20:15:35Z)
• DR-DSGD: A Distributionally Robust Decentralized Learning Algorithm over Graphs [54.08445874064361]
  本稿では,分散環境下での正規化された分散ロバストな学習問題を解くことを提案する。 Kullback-Liebler正規化関数をロバストなmin-max最適化問題に追加することにより、学習問題を修正されたロバストな問題に還元することができる。 提案アルゴリズムは, 最低分布検定精度を最大10%向上できることを示す。
  論文  参考訳（メタデータ） (2022-08-29T18:01:42Z)
• Latency Adjustable Transformer Encoder for Language Understanding [0.8287206589886879]
  本稿では,提案する推論遅延の高速化により,推論コストを適応的に調整する効率的なトランスフォーマーアーキテクチャを提案する。 提案手法は,重要でないシークエンス要素(ワードベクター)を検出し,Actent Context Contribution (ACC) メトリックを用いて,各エンコーダ層でそれらを除去する。 提案手法は,BERT_base と GPT-2 の推論遅延を最大4.8倍,3.72倍に改善し,0.75% の精度低下と平均パープレキシティが可能である。
  論文  参考訳（メタデータ） (2022-01-10T13:04:39Z)
• AQD: Towards Accurate Fully-Quantized Object Detection [94.06347866374927]
  本稿では,浮動小数点演算を除去するために,AQDと呼ばれる高精度な量子化オブジェクト検出ソリューションを提案する。 我々のAQDは、非常に低ビットのスキームの下での完全精度と比較して、同等またはそれ以上の性能を実現しています。
  論文  参考訳（メタデータ） (2020-07-14T09:07:29Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。