論文の概要: Dynamic Powergrid Optimization with FPGA-based Neuromorphic Higher-order Ising Machines

• arxiv url: http://arxiv.org/abs/2610.40522v1
• Date: Thu, 29 Oct 2026 17:30:34 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-11-02 06:49:32.777876
• Title: Dynamic Powergrid Optimization with FPGA-based Neuromorphic Higher-order Ising Machines
• Title（参考訳）: FPGAを用いたニューロモルフィック高次イジングマシンによる動的パワーグリッド最適化
• Abstract要約: 本稿では,FPGAを用いた高速配電ネットワーク再構成のための高次アイシングマシンを提案する。 このアーキテクチャは20 ns毎の並列スピングループ更新を実行し、中央値1.6-29.3 msの33-、51-、69-busベンチマークネットワークを解く。 ネットワークスイッチングの柔軟性を拡大したソルバを使用することで、電力損失は80.71 kW (57.83%)減少し、適応的な10秒毎のリコンフィグレーションは、1日131.16 kWh節約する。
• 参考スコア（独自算出の注目度）: 4.396860522241306
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: The advent of large, high-density FPGAs such as the AMD Versal enables efficient hardware implementation of neuromorphic Ising machines, unlocking unprecedented performance for complex combinatorial optimizations. A critical application for this computing paradigm is dynamic powergrid optimization, specifically Distribution Network Reconfiguration (DNR), which seeks to mitigate severe resistive losses and reduce electricity costs by optimizing network switch configurations in real time. This paper presents an FPGA-based neuromorphic higher-order Ising machine for high-speed, adaptive DNR. By directly mapping DNR onto higher-order Ising interactions via a polynomial unconstrained binary optimization (PUBO) formulation, the proposed architecture requires only 179 spins for the IEEE 33-bus network, which represents a 6 times reduction compared to standard quadratic formulations. Implemented on an AMD Versal Premium VP1802 FPGA, the architecture executes parallel spin-group updates every 20 ns and solves 33-, 51-, and 69-bus benchmark networks with median latencies of 1.6-29.3 ms, yielding a 7-58 times speedup over Gurobi to the first optimal solution. Using the solver with expanded network-switching flexibility reduces power loss by 80.71 kW (57.83%), while adaptive reconfiguration every 10 s under time-varying demand saves 131.16 kWh/day over static daily reconfiguration, highlighting the potential of higher-order Ising hardware for fast, adaptive smart grid management.
• Abstract（参考訳）: AMD Versalのような大型高密度FPGAの出現により、ニューロモルフィックIsingマシンの効率的なハードウェア実装が可能となり、複雑な組合せ最適化のための前例のない性能が解放された。 このコンピューティングパラダイムの重要な応用は、動的パワーグリッド最適化、特に配電網再構成(DNR)であり、ネットワークスイッチ構成をリアルタイムで最適化することで、大きな抵抗損失を軽減し、電力コストを削減することを目指している。 本稿では,FPGAを用いた高速適応DNRのための高次Isingマシンを提案する。 DNRを多項式非制約バイナリ最適化(PUBO)による高次Ising相互作用に直接マッピングすることにより、提案アーキテクチャはIEEE 33バスネットワークに対して179スピンしか必要としない。 AMD Versal Premium VP1802 FPGAに実装され、アーキテクチャは20 ns毎の並列スピングループ更新を実行し、中央値1.6-29.3 msの33-, 51-, 69-busベンチマークネットワークを解く。 ネットワークスイッチングの柔軟性が拡張されたソルバを使用することで、電力損失は80.71 kW (57.83%)減少し、適応的な再設定は、時間によって異なる要求で10秒毎に1日131.16 kWhを節約し、高速で適応的なスマートグリッド管理のための高次のIsingハードウェアの可能性を強調している。

関連論文リスト

• Ge$^\text{2}$mS-T: Multi-Dimensional Grouping for Ultra-High Energy Efficiency in Spiking Transformer [84.8831358775386]
  スパイキングニューラルネットワーク(SNN)は、ニューラルネットワーク(ANN)よりも優れたエネルギー効率を提供する ANN-SNN ConversionやSpatial-Temporal Backpropagation (STBP)といった既存のパラダイムは、固有の制限に悩まされている。 Ge$text2$mS-Tを提案する。これは時間的・空間的・ネットワーク的構造次元にまたがるグループ計算を実装した新しいアーキテクチャである。
  論文  参考訳（メタデータ） (2026-04-10T02:58:46Z)
• A Runtime-Adaptive Transformer Neural Network Accelerator on FPGAs [0.0]
  ADAPTORは、FPGA上のトランスフォーマーエンコーダとデコーダの高密度行列計算のためのランタイム適応型アクセラレータである。 FPGAプラットフォームにリソースを分散するための効率的な行列タイリングが組み込まれている。 最新のFPGAベースのアクセラレータと比べて1.7～2.25$times$のスピードアップを実現している。
  論文  参考訳（メタデータ） (2024-11-27T08:53:19Z)
• A Cost-Efficient FPGA Implementation of Tiny Transformer Model using Neural ODE [0.8403582577557918]
  Transformerは画像認識タスクに採用され、トレーニングコストと計算複雑性に悩まされているが、CNNやRNNよりも優れていた。 本稿では,ResNetの代わりにNeural ODEをバックボーンとして使用する軽量ハイブリッドモデルを提案する。 提案モデルは,エッジコンピューティングのための最小サイズのFPGAデバイス上に展開される。
  論文  参考訳（メタデータ） (2024-01-05T09:32:39Z)
• RAMP: A Flat Nanosecond Optical Network and MPI Operations for Distributed Deep Learning Systems [68.8204255655161]
  我々は、RAMPと呼ばれるナノ秒再構成による、ほぼスケール、全2分割帯域、オールツーオール、シングルホップ、オール光学ネットワークアーキテクチャを導入する。 RAMPは、最大65,536ノードで1ノードあたり12.8Tbpsの大規模分散並列コンピューティングシステムをサポートしている。
  論文  参考訳（メタデータ） (2022-11-28T11:24:51Z)
• Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design [66.39546326221176]
  多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。 注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。 本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
  論文  参考訳（メタデータ） (2022-09-20T09:28:26Z)
• FPGA-based AI Smart NICs for Scalable Distributed AI Training Systems [62.20308752994373]
  我々は、フィールドプログラマブルゲートアレイ(FPGA)を用いた分散AI訓練システムのための新しいスマートネットワークインタフェースカード(NIC)を提案する。 提案するFPGAベースのAIスマートNICは,従来のNICを用いたベースラインシステムと比較して,6ノードで1.6倍,32ノードで2.5倍の性能向上が期待できる。
  論文  参考訳（メタデータ） (2022-04-22T21:57:00Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
  BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
  論文  参考訳（メタデータ） (2020-11-28T19:21:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。