論文の概要: MCUFlowNet: Hardware-Aware Neural Architecture Search for Optical Flow on Microcontrollers

• arxiv url: http://arxiv.org/abs/2611.08147v1
• Date: Thu, 05 Nov 2026 15:06:14 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-11-07 04:55:13.555989
• Title: MCUFlowNet: Hardware-Aware Neural Architecture Search for Optical Flow on Microcontrollers
• Title（参考訳）: MCUFlowNet:マイクロコントローラ上の光フローのためのハードウェア対応ニューラルアーキテクチャ探索
• Abstract要約: 我々は、遅延からメモリを分離するマクロ-マイクロ線形ニューラルサーチフレームワークであるPACENASを提案する。 We apply it to EdgeFlowNet on a Grove Vision V2 board (Ethos-U55) 検索されたすべてのMCUがこのピークを共有しているので、検索はメモリ制限を必要としない。
• 参考スコア（独自算出の注目度）: 0.4841365627573421
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Dense optical flow allows small drones to avoid obstacles. However, few dense optical flow networks are designed for microcontrollers (MCUs) with neural accelerators, whose on-chip SRAM limits the input resolution. We present PACE-NAS, a macro-to-micro neural architecture search framework that decouples memory from latency: a macro design fixes the backbone and its peak SRAM, and a micro design searches operators and depths to trade accuracy against compiler-estimated latency. We apply it to EdgeFlowNet on a Grove Vision AI V2 board (Ethos-U55), where profiling locates the peak SRAM at the full-resolution output head. Replacing transposed convolutions with bilinear upsampling and convolutions lowers the peak SRAM by 18%, and two lightweight context modules lower the endpoint error (EPE) without raising the peak. All searched subnets share this peak, so the search needs no memory constraint. We name the Pareto-optimal models MCUFlowNet; the fastest variant, MCUFlowNet-S, runs 1.76x faster than a retrained EdgeFlowNet at a 1.6% higher EPE and, in simulated forest flights at 2 m/s, reaches the goal without collision in 51.5% of trials, against 41.8%. PACE-NAS also applies to semantic segmentation, where a searched PIDNet-S variant runs 1.17x faster at similar accuracy. Code is available at https://gitlab.kuleuven.be/emedia-research-lab/esat-stadius/mcuflownet/mcuflownet.
• Abstract（参考訳）: 複雑な光の流れによって、小さなドローンは障害物を避けることができる。 しかしながら、オンチップSRAMが入力解像度を制限するニューラルアクセラレータを持つマイクロコントローラ(MCU)向けに設計された高密度光フローネットワークはほとんどない。 マクロ設計は、バックボーンとそのピークSRAMを修正し、マイクロ設計は、演算子と深さを探索して、コンパイラが推定したレイテンシに対して精度をトレードオフする。 We apply it to EdgeFlowNet on a Grove Vision AI V2 board (Ethos-U55) where profilings the peak SRAM at the full- resolution output head。 双線形アップサンプリングと畳み込みによる転置畳み込みはピークSRAMを18%低下させ、2つの軽量コンテキストモジュールはピークを上昇させることなくエンドポイントエラー(EPE)を低下させる。 検索されたサブネットはこのピークを共有しているので、検索はメモリ制限を必要としない。 最も高速なモデルであるMCUFlowNet-Sは、再訓練されたEdgeFlowNetよりも1.76倍高速でEPEを1.6%高め、2m/sでの森林での模擬飛行では51.5%の試験で41.8%に対して衝突することなく目標に達する。 PACE-NASはセマンティックセグメンテーションにも適用され、検索されたPIDNet-Sは同様の精度で1.17倍高速に動作する。 コードはhttps://gitlab.kuleuven.be/emedia-research-lab/esat-stadius/mcuflownet/mcuflownetで入手できる。

関連論文リスト

• Accelerating TinyML Inference on Microcontrollers through Approximate Kernels [3.566060656925169]
  本研究では、近似計算とソフトウェアカーネル設計を組み合わせることで、マイクロコントローラ上での近似CNNモデルの推定を高速化する。 CIFAR-10データセットでトレーニングされたSTM32-Nucleoボードと2つの人気のあるCNNによる評価は、最先端の正確な推測と比較すると、平均21%のレイテンシ削減が可能であることを示している。
  論文  参考訳（メタデータ） (2024-09-25T11:10:33Z)
• MCUNetV2: Memory-Efficient Patch-based Inference for Tiny Deep Learning [72.80896338009579]
  メモリボトルネックは畳み込みニューラルネットワーク(CNN)の設計における不均衡なメモリ分布に起因する。 本稿では,ピークメモリを大幅に削減するパッチ・バイ・パッチ・推論スケジューリングを提案する。 ニューラルアーキテクチャサーチによるプロセスを自動化し、ニューラルアーキテクチャと推論スケジューリングを共同で最適化し、MCUNetV2に導いた。
  論文  参考訳（メタデータ） (2021-10-28T17:58:45Z)
• FastFlowNet: A Lightweight Network for Fast Optical Flow Estimation [81.76975488010213]
  ディセンス光学フロー推定は、多くのロボットビジョンタスクで重要な役割を果たしています。 現在のネットワークはしばしば多くのパラメータを占有し、計算コストがかかる。 提案したFastFlowNetは、周知の粗大なやり方で、以下のイノベーションで機能する。
  論文  参考訳（メタデータ） (2021-03-08T03:09:37Z)
• MicroNet: Towards Image Recognition with Extremely Low FLOPs [117.96848315180407]
  MicroNetは計算コストの極めて低い効率的な畳み込みニューラルネットワークである。 MicroNetのファミリは、低いFLOP体制における最先端技術よりも大きなパフォーマンス向上を実現している。 例えば、MicroNet-M1は12のMFLOPを持つImageNet分類において61.1%のトップ-1の精度を達成し、MobileNetV3を11.3%上回っている。
  論文  参考訳（メタデータ） (2020-11-24T18:59:39Z)
• MCUNet: Tiny Deep Learning on IoT Devices [62.752899523628066]
  効率的なニューラルネットワーク(TinyNAS)と軽量推論エンジン(TinyEngine)を共同で設計するフレームワークを提案する。 TinyNASは、まず検索空間を最適化してリソース制約に適合させ、次に最適化された検索空間におけるネットワークアーキテクチャを専門化する、2段階のニューラルネットワーク検索アプローチを採用している。 TinyEngineは、階層的に最適化するのではなく、全体的なネットワークトポロジに従ってメモリスケジューリングを適応し、メモリ使用量を4.8倍削減する。
  論文  参考訳（メタデータ） (2020-07-20T17:59:01Z)
• Efficient Neural Network Deployment for Microcontroller [0.0]
  本稿では,マイクロコントローラのための畳み込みニューラルネットワークの展開を探索し,一般化する。 メモリの節約と性能は、ARM Cortex-M CPU用に開発されたCMSIS-NNフレームワークと比較される。 最終的な目的は、トレーニングされたネットワーク重みを持つPyTorchモデルを消費するツールを開発することであり、低メモリ(キロバイトレベル)と限られた計算能力を持つマイクロコントローラのためにC/C++で最適化された推論エンジンとなる。
  論文  参考訳（メタデータ） (2020-07-02T19:21:05Z)
• FBNetV2: Differentiable Neural Architecture Search for Spatial and Channel Dimensions [70.59851564292828]
  微分可能なニューラルネットワーク探索(DNAS)は、最先端で効率的なニューラルネットワークの設計において大きな成功を収めている。 メモリと計算効率のよいDNAS変異体DMaskingNASを提案する。 このアルゴリズムは、検索スペースを従来のDNASよりも最大1014倍に拡張する。
  論文  参考訳（メタデータ） (2020-04-12T08:52:15Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。