論文の概要: PowerPlanningDL: Reliability-Aware Framework for On-Chip Power Grid
Design using Deep Learning
- arxiv url: http://arxiv.org/abs/2005.01386v2
- Date: Fri, 24 Jul 2020 06:12:18 GMT
- ステータス: 処理完了
- システム内更新日: 2022-12-07 01:40:49.988467
- Title: PowerPlanningDL: Reliability-Aware Framework for On-Chip Power Grid
Design using Deep Learning
- Title（参考訳）: powerplanningdl:ディープラーニングを用いたオンチップ電力グリッド設計のための信頼性アウェアフレームワーク
- Authors: Sukanta Dey, Sukumar Nandi, and Gaurav Trivedi
- Abstract要約: 本稿では,電力グリッドネットワークの初期設計を概ね予測するために,Deep Learning(DL)ベースのフレームワークを提案する。
提案したフレームワークは、反復的な設計手順を減らし、全体の設計サイクルを高速化する。
その結果,予測電力グリッドの設計は最小限の予測誤差で元の設計に近いことがわかった。
- 参考スコア（独自算出の注目度）: 3.8398578030920425
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: With the increase in the complexity of chip designs, VLSI physical design has
become a time-consuming task, which is an iterative design process. Power
planning is that part of the floorplanning in VLSI physical design where power
grid networks are designed in order to provide adequate power to all the
underlying functional blocks. Power planning also requires multiple iterative
steps to create the power grid network while satisfying the allowed worst-case
IR drop and Electromigration (EM) margin. For the first time, this paper
introduces Deep learning (DL)-based framework to approximately predict the
initial design of the power grid network, considering different reliability
constraints. The proposed framework reduces many iterative design steps and
speeds up the total design cycle. Neural Network-based multi-target regression
technique is used to create the DL model. Feature extraction is done, and the
training dataset is generated from the floorplans of some of the power grid
designs extracted from the IBM processor. The DL model is trained using the
generated dataset. The proposed DL-based framework is validated using a new set
of power grid specifications (obtained by perturbing the designs used in the
training phase). The results show that the predicted power grid design is
closer to the original design with minimal prediction error (~2%). The proposed
DL-based approach also improves the design cycle time with a speedup of ~6X for
standard power grid benchmarks.
- Abstract（参考訳）: チップ設計の複雑さが増すにつれ、VLSI物理設計は反復設計プロセスである時間を要する課題となった。
電力計画とは、基礎となる全ての機能ブロックに十分な電力を提供するために電力グリッドネットワークを設計するvlsi物理設計のフロアプランニングの一部である。
電力計画はまた、最悪のIRドロップとエレクトロマイグレーション(EM)マージンを満たしながら、電力グリッドネットワークを作成するために複数の反復的なステップを必要とする。
本稿では,電力グリッドネットワークの初期設計を概ね予測し,信頼性の制約を考慮し,Deep Learning(DL)ベースのフレームワークを初めて導入する。
提案フレームワークは,反復的な設計ステップを削減し,全体の設計サイクルを高速化する。
ニューラルネットワークに基づくマルチターゲット回帰手法を用いてDLモデルを作成する。
特徴抽出を行い、トレーニングデータセットはIBMプロセッサから抽出された電力グリッドの設計のフロアプランから生成される。
DLモデルは生成されたデータセットを使用してトレーニングされる。
提案したDLベースのフレームワークは、新しいパワーグリッド仕様(トレーニングフェーズで使用される設計の摂動によって達成される)を用いて検証される。
その結果、予測電力グリッド設計は、予測誤差が最小(〜2%)で元の設計に近いことがわかった。
提案したDLベースのアプローチは、標準電力グリッドベンチマークの高速化により設計サイクル時間も改善する。
関連論文リスト
- Auto-Train-Once: Controller Network Guided Automatic Network Pruning from Scratch [72.26822499434446]
オートトレインオース (Auto-Train-Once, ATO) は、DNNの計算コストと記憶コストを自動的に削減するために設計された、革新的なネットワークプルーニングアルゴリズムである。
総合的な収束解析と広範な実験を行い,本手法が様々なモデルアーキテクチャにおける最先端性能を実現することを示す。
論文 参考訳（メタデータ） (2024-03-21T02:33:37Z) - Reconfigurable Distributed FPGA Cluster Design for Deep Learning
Accelerators [59.11160990637615]
エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。
提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
論文 参考訳（メタデータ） (2023-05-24T16:08:55Z) - Iterative Soft Shrinkage Learning for Efficient Image Super-Resolution [91.3781512926942]
画像超解像(SR)は、CNNからトランスフォーマーアーキテクチャへの広範なニューラルネットワーク設計を目撃している。
本研究は,市販のネットワーク設計を生かし,基礎となる計算オーバーヘッドを低減するため,超高解像度イテレーションにおけるネットワークプルーニングの可能性について検討する。
本研究では, ランダムネットワークのスパース構造を最適化し, 重要でない重みを小さめに微調整することにより, 反復型軟収縮率(ISS-P)法を提案する。
論文 参考訳（メタデータ） (2023-03-16T21:06:13Z) - Intelligent Circuit Design and Implementation with Machine Learning [0.0]
幅広いチップ設計段階をカバーする複数の高速かつ正確な機械学習モデルを提示します。
完全に自動化されたパワーモデリングフレームワークであるAPOLLOを紹介します。
私はまた、早期のroutability予測のためにRouteNetを提示します。
論文 参考訳（メタデータ） (2022-06-07T06:17:52Z) - An Intelligent End-to-End Neural Architecture Search Framework for Electricity Forecasting Model Development [4.940941112226529]
本稿では、時系列電気予測モデルの開発のためのインテリジェント自動アーキテクチャサーチ(IAAS)フレームワークを提案する。
提案フレームワークは,ネットワーク機能保存変換操作,強化学習(RL)に基づくネットワーク変換制御,ネットワークスクリーニングの3つの主要コンポーネントを含む。
提案したIAASフレームワークは,精度と安定性の予測において,既存の10のモデルや手法を著しく上回っていることを実証する。
論文 参考訳（メタデータ） (2022-03-25T10:36:27Z) - OpeNPDN: A Neural-network-based Framework for Power Delivery Network
Synthesis [3.7338875223247436]
電力配信ネットワーク(PDN)の設計は、非自明で、時間集約的で反復的なタスクである。
この研究は、事前定義されたPDNテンプレートのセットを利用する機械学習ベースの方法論を提案する。
論文 参考訳（メタデータ） (2021-10-27T05:33:33Z) - Dynamic Slimmable Network [105.74546828182834]
ダイナミックスリム化システム「ダイナミックスリム化ネットワーク(DS-Net)」を開発。
ds-netは,提案するダブルヘッド動的ゲートによる動的推論機能を備えている。
静的圧縮法と最先端の静的および動的モデル圧縮法を一貫して上回っている。
論文 参考訳（メタデータ） (2021-03-24T15:25:20Z) - Scalable Deep-Learning-Accelerated Topology Optimization for Additively
Manufactured Materials [4.221095652322005]
トポロジー最適化(TO)は、新しい構造、材料、デバイスを設計するための、人気があり強力な計算手法である。
これらの課題に対処するため、SDL-TOと呼ばれる汎用拡張型ディープラーニング(DL)ベースのToフレームワークを提案する。
我々のフレームワークは、反復履歴データを学習し、与えられた設計と勾配のマッピングを同時にトレーニングすることで、TOを加速します。
論文 参考訳（メタデータ） (2020-11-28T17:38:31Z) - Training End-to-End Analog Neural Networks with Equilibrium Propagation [64.0476282000118]
本稿では,勾配降下による終端から終端までのアナログニューラルネットワークの学習法を提案する。
数学的には、アナログニューラルネットワークのクラス(非線形抵抗性ネットワークと呼ばれる)がエネルギーベースモデルであることが示される。
我々の研究は、オンチップ学習をサポートする、超高速でコンパクトで低消費電力のニューラルネットワークの新世代の開発を導くことができる。
論文 参考訳（メタデータ） (2020-06-02T23:38:35Z) - Network Adjustment: Channel Search Guided by FLOPs Utilization Ratio [101.84651388520584]
本稿では,ネットワークの精度をFLOPの関数として考慮した,ネットワーク調整という新しいフレームワークを提案する。
標準画像分類データセットと幅広いベースネットワークの実験は、我々のアプローチの有効性を実証している。
論文 参考訳（メタデータ） (2020-04-06T15:51:00Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。