論文の概要: SHEARer: Highly-Efficient Hyperdimensional Computing by
Software-Hardware Enabled Multifold Approximation
- arxiv url: http://arxiv.org/abs/2007.10330v1
- Date: Mon, 20 Jul 2020 07:58:44 GMT
- ステータス: 処理完了
- システム内更新日: 2022-11-08 14:43:48.092275
- Title: SHEARer: Highly-Efficient Hyperdimensional Computing by
Software-Hardware Enabled Multifold Approximation
- Title（参考訳）: SHEARer: ソフトウェアハードウェアによるマルチフォールド近似による高効率超次元計算
- Authors: Behnam Khaleghi, Sahand Salamat, Anthony Thomas, Fatemeh Asgarinejad,
Yeseong Kim, and Tajana Rosing
- Abstract要約: 我々は,HDコンピューティングの性能とエネルギー消費を改善するアルゴリズム-ハードウェア協調最適化であるSHEARerを提案する。
SHEARerは104,904x (15.7x)のスループット向上と56,044x (301x)の省エネを実現している。
また,提案した近似符号化をエミュレートすることで,HDモデルのトレーニングを可能にするソフトウェアフレームワークを開発した。
- 参考スコア（独自算出の注目度）: 7.528764144503429
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Hyperdimensional computing (HD) is an emerging paradigm for machine learning
based on the evidence that the brain computes on high-dimensional, distributed,
representations of data. The main operation of HD is encoding, which transfers
the input data to hyperspace by mapping each input feature to a hypervector,
accompanied by so-called bundling procedure that simply adds up the
hypervectors to realize encoding hypervector. Although the operations of HD are
highly parallelizable, the massive number of operations hampers the efficiency
of HD in embedded domain. In this paper, we propose SHEARer, an
algorithm-hardware co-optimization to improve the performance and energy
consumption of HD computing. We gain insight from a prudent scheme of
approximating the hypervectors that, thanks to inherent error resiliency of HD,
has minimal impact on accuracy while provides high prospect for hardware
optimization. In contrast to previous works that generate the encoding
hypervectors in full precision and then ex-post quantizing, we compute the
encoding hypervectors in an approximate manner that saves a significant amount
of resources yet affords high accuracy. We also propose a novel FPGA
implementation that achieves striking performance through massive parallelism
with low power consumption. Moreover, we develop a software framework that
enables training HD models by emulating the proposed approximate encodings. The
FPGA implementation of SHEARer achieves an average throughput boost of 104,904x
(15.7x) and energy savings of up to 56,044x (301x) compared to state-of-the-art
encoding methods implemented on Raspberry Pi 3 (GeForce GTX 1080 Ti) using
practical machine learning datasets.
- Abstract（参考訳）: 超次元コンピューティング(HD)は、高次元の分散されたデータ表現に基づいて脳が計算する証拠に基づく機械学習の新しいパラダイムである。
hdの主な操作はエンコーディングであり、各入力特徴をハイパーベクトルにマッピングすることで、入力データをハイパー空間に転送する。
HDの操作は非常に並列化可能であるが、大量の操作は組み込みドメインにおけるHDの効率を損なう。
本稿では,HDコンピューティングの性能とエネルギー消費を改善するアルゴリズム-ハードウェア協調最適化であるSHEARerを提案する。
我々は、HDの固有のエラー回復力のおかげで、ハードウェア最適化の見通しを高く保ちながら、精度に最小限の影響を及ぼす超ベクトルを近似する巧妙なスキームから洞察を得る。
符号化ハイパーベクトルを完全精度で生成し、その後量子化する以前の研究とは対照的に、符号化ハイパーベクトルを近似的に計算し、大量のリソースを節約しながら高精度に計算する。
また,低消費電力の並列処理により性能を向上するFPGAの実装を提案する。
さらに,提案する近似符号化をエミュレートしてhdモデルを訓練するソフトウェアフレームワークを開発した。
FPGAによるSHEARerの実装は、実用的な機械学習データセットを使用してRaspberry Pi 3(GeForce GTX 1080 Ti)に実装された最先端の符号化手法と比較して、104,904x (15.7x)の平均スループット向上と56,044x (301x)の省エネを実現している。
関連論文リスト
- Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。
本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。
この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
論文 参考訳（メタデータ） (2024-04-15T09:33:09Z) - An Encoding Framework for Binarized Images using HyperDimensional
Computing [0.0]
本稿では,近傍のパターンの類似性を保ったバイナライズされた画像を符号化する,新しい軽量化手法を提案する。
この方法は、MNISTデータセットのテストセットで97.35%、Fashion-MNISTデータセットで84.12%に達する。
論文 参考訳（メタデータ） (2023-12-01T09:34:28Z) - Sobol Sequence Optimization for Hardware-Efficient Vector Symbolic
Architectures [2.022279594514036]
超次元コンピューティング(HDC)は、効率的で堅牢な学習を約束する新しいコンピューティングパラダイムである。
オブジェクトはハイパーベクトルと呼ばれる高次元ベクトル記号列で符号化される。
分布と独立性によって定義されるハイパーベクターの品質は、HDCシステムの性能に直接影響を及ぼす。
論文 参考訳（メタデータ） (2023-11-17T01:48:07Z) - uHD: Unary Processing for Lightweight and Dynamic Hyperdimensional
Computing [1.7118124088316602]
超次元計算(Hyperdimensional Computing、HDC)は、超ベクトルと呼ばれる長次元ベクトルを扱う新しい計算パラダイムである。
本稿では,低差分シーケンスを用いてHDCの強度と位置のハイパーベクターを生成する方法を示す。
論文の中ではじめて,本提案手法では,データの効率的な符号化に一元ビットストリームを用いた軽量なベクトル生成器を用いる。
論文 参考訳（メタデータ） (2023-11-16T06:28:19Z) - Pruning random resistive memory for optimizing analogue AI [54.21621702814583]
AIモデルは、エネルギー消費と環境持続可能性に前例のない課題を提示する。
有望な解決策の1つは、アナログコンピューティングを再考することである。
ここでは、構造的塑性に着想を得たエッジプルーニングを用いたユニバーサルソリューション、ソフトウェア・ハードウエアの共設計について報告する。
論文 参考訳（メタデータ） (2023-11-13T08:59:01Z) - Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。
1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。
我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文 参考訳（メタデータ） (2023-04-25T05:04:44Z) - HDCC: A Hyperdimensional Computing compiler for classification on
embedded systems and high-performance computing [58.720142291102135]
この研究は、HDC分類メソッドの高レベルな記述を最適化されたCコードに変換する最初のオープンソースコンパイラである、ネームコンパイラを紹介している。
nameは現代のコンパイラのように設計されており、直感的で記述的な入力言語、中間表現(IR)、再ターゲット可能なバックエンドを備えている。
これらの主張を裏付けるために,HDC文献で最もよく使われているデータセットについて,HDCCを用いて実験を行った。
論文 参考訳（メタデータ） (2023-04-24T19:16:03Z) - HDTorch: Accelerating Hyperdimensional Computing with GP-GPUs for Design
Space Exploration [4.783565770657063]
我々は、ハイパーベクタ操作の拡張を備えたPyTorchベースのオープンソースのHDCライブラリであるHDTorchを紹介する。
我々は4つのHDCベンチマークデータセットを精度、実行時間、メモリ消費の観点から分析する。
我々はCHB-MIT脳波てんかんデータベース全体のHDトレーニングと推測分析を行った。
論文 参考訳（メタデータ） (2022-06-09T19:46:08Z) - An Extension to Basis-Hypervectors for Learning from Circular Data in
Hyperdimensional Computing [62.997667081978825]
超次元計算(Hyperdimensional Computing、HDC)は、高次元ランダム空間の性質に基づく計算フレームワークである。
本稿では, 基本超ベクトル集合について検討し, 一般にHDCへの実践的貢献につながっている。
本稿では,HDCを用いた機械学習において,これまでに扱ったことのない重要な情報である円形データから学習する手法を提案する。
論文 参考訳（メタデータ） (2022-05-16T18:04:55Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳（メタデータ） (2022-01-09T09:31:50Z) - Classification using Hyperdimensional Computing: A Review [16.329917143918028]
本稿では,HDコンピューティングの背景について紹介し,データ表現,データ変換,類似度測定について概説する。
評価の結果、HDコンピューティングは文字、信号、画像の形でのデータを用いて問題に対処する上で大きな可能性を示唆している。
論文 参考訳（メタデータ） (2020-04-19T23:51:44Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。