Fugu-MT 論文翻訳(概要): Cain: Automatic Code Generation for Simultaneous Convolutional Kernels on Focal-plane Sensor-processors

論文の概要: Cain: Automatic Code Generation for Simultaneous Convolutional Kernels on Focal-plane Sensor-processors

arxiv url: http://arxiv.org/abs/2101.08715v1
Date: Thu, 21 Jan 2021 16:48:28 GMT
ステータス: 処理完了
システム内更新日: 2021-03-21 12:57:29.535424
Title: Cain: Automatic Code Generation for Simultaneous Convolutional Kernels on Focal-plane Sensor-processors
Title（参考訳）: Cain: 葉面センサプロセッサ上の同時畳み込みカーネルの自動コード生成
Authors: Edward Stow, Riku Murai, Sajad Saeedi, Paul H. J. Kelly
Abstract要約: FPSP(Focal-plane Sensor-processors)は、低消費電力、高フレームレートの計算を可能にするカメラ技術である。本稿では,複数の畳み込みカーネルからコードを生成する汎用FPSPであるS CAMP-5を対象とするコンパイラCainを紹介する。例えば、MNISTの数値認識ニューラルネットワークの畳み込みカーネルを考えると、CainはS CAMP-5の他の利用可能なコンパイラと比較して、半分の長さのコードを生成する。
参考スコア（独自算出の注目度）: 4.932130498861987
License: http://creativecommons.org/licenses/by/4.0/
Abstract: Focal-plane Sensor-processors (FPSPs) are a camera technology that enable low power, high frame rate computation, making them suitable for edge computation. Unfortunately, these devices' limited instruction sets and registers make developing complex algorithms difficult. In this work, we present Cain - a compiler that targets SCAMP-5, a general-purpose FPSP - which generates code from multiple convolutional kernels. As an example, given the convolutional kernels for an MNIST digit recognition neural network, Cain produces code that is half as long, when compared to the other available compilers for SCAMP-5.
Abstract（参考訳）: FPSP(Focal-plane Sensor-processors)は、低消費電力、高フレームレートの計算を可能にするカメラ技術である。残念ながら、これらの装置の限られた命令セットとレジスタは複雑なアルゴリズムの開発を困難にしている。本研究では,複数の畳み込みカーネルからコードを生成する汎用fpspである scamp-5 をターゲットとするコンパイラ cain を提案する。例えば、MNISTデジタル認識ニューラルネットワークの畳み込みカーネルを考えると、CainはSCAMP-5の他のコンパイラと比較して、半分の長さのコードを生成する。

関連論文リスト

Efficient Encoder-Decoder Transformer Decoding for Decomposable Tasks [53.550782959908524]
エンコーダ・デコーダモデルのための新しい構成を導入し、構造化された出力と分解可能なタスクの効率を改善する。提案手法は,インプットを一度エンコードして並列にデコードすることで,トレーニングと推論の効率を向上する。
論文参考訳（メタデータ） (2024-03-19T19:27:23Z)
Evaluation of OpenAI Codex for HPC Parallel Programming Models Kernel Generation [1.7646846505225735]
高性能コンピューティングにおける基本数値カーネル上でのAI支援生成能力の評価を行った。生成したカーネルコードを様々な言語対応プログラミングモデルでテストする。本稿では,各プロンプトに対して与えられた10のプロンプトに関する習熟度尺度を提案する。
論文参考訳（メタデータ） (2023-06-27T00:11:31Z)
Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文参考訳（メタデータ） (2023-04-25T05:04:44Z)
Neural Belief Propagation Decoding of Quantum LDPC Codes Using Overcomplete Check Matrices [60.02503434201552]
元のチェック行列における行の線形結合から生成された冗長な行を持つチェック行列に基づいてQLDPC符号を復号する。このアプローチは、非常に低い復号遅延の利点を付加して、復号性能を著しく向上させる。
論文参考訳（メタデータ） (2022-12-20T13:41:27Z)
A Near Sensor Edge Computing System for Point Cloud Semantic Segmentation [12.997562735505364]
範囲ビューに基づく軽量な点クラウドセマンティックセマンティックセマンティックネットワークを提案する。我々のネットワークは,計算効率42.5 GOP/Wで,Xilinx DPU上で10フレーム/秒(fps)を達成した。
論文参考訳（メタデータ） (2022-07-12T23:32:11Z)
HD-cos Networks: Efficient Neural Architectures for Secure Multi-Party Computation [26.67099154998755]
マルチパーティ計算(MPC、Multi-party calculation)は、暗号化の分野の一つで、複数の非解決パーティが関数を安全に計算するためのプロトコルを実行する。 MPC設定下でニューラルネットワークのトレーニングと推論について検討する。どちらの手法も、MPC設定下での強力な理論的モチベーションと効率的な計算を享受できることを示す。
論文参考訳（メタデータ） (2021-10-28T21:15:11Z)
Fast Sketching of Polynomial Kernels of Polynomial Degree [61.83993156683605]
他のカーネルはしばしばテイラー級数展開を通じてカーネルによって近似されるので、カーネルは特に重要である。スケッチの最近の技術は、カーネルの$q$という難解な程度に実行時間に依存することを減らしている。我々は、この実行時間を大幅に改善する新しいスケッチを、先頭の注文項で$q$への依存を取り除くことで提供します。
論文参考訳（メタデータ） (2021-08-21T02:14:55Z)
Quantized Neural Networks via {-1, +1} Encoding Decomposition and Acceleration [83.84684675841167]
本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
論文参考訳（メタデータ） (2021-06-18T03:11:15Z)
AM-DCGAN: Analog Memristive Hardware Accelerator for Deep Convolutional Generative Adversarial Networks [3.4806267677524896]
我々は180nm CMOS技術を用いてシミュレーションしたCMOS-memristive convolutional and deconvolutional networkに基づくDeep Convolutional GAN(DCGAN)の完全なアナログハードウェア設計を提案する。
論文参考訳（メタデータ） (2020-06-20T15:37:29Z)
PolyScientist: Automatic Loop Transformations Combined with Microkernels for Optimization of Deep Learning Primitives [55.79741270235602]
深層学習カーネル開発のためのハイブリッドソリューションを開発する。我々は、高度な多面体技術を用いて、パフォーマンスのために外部ループを自動的に調整する。
論文参考訳（メタデータ） (2020-02-06T08:02:34Z)
A C Code Generator for Fast Inference and Simple Deployment of Convolutional Neural Networks on Resource Constrained Systems [0.32622301272834514]
本稿では、訓練されたCNNから生成するニューラルネットワーク生成器(NNCG)に、単一関数で推論をカプセル化するプレーンなCコードファイルを提案する。既存のプロジェクトに簡単に組み込むことができ、依存関係の欠如のため、通常はクロスコンパイルが可能である。
論文参考訳（メタデータ） (2020-01-14T09:46:14Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。