Fugu-MT 論文翻訳(概要): Combining processing throughput, low latency and timing accuracy in experiment control

論文の概要: Combining processing throughput, low latency and timing accuracy in experiment control

arxiv url: http://arxiv.org/abs/2111.15290v1
Date: Tue, 30 Nov 2021 11:11:02 GMT
ステータス: 処理完了
システム内更新日: 2023-03-06 07:08:52.538846
Title: Combining processing throughput, low latency and timing accuracy in experiment control
Title（参考訳）: 実験制御における処理スループット、低レイテンシ、タイミング精度の組合せ
Authors: Chun Kit Lam, Stephan Maka, David Nadlinger, Chris Ballance and S\'ebastien Bourdeauducq
Abstract要約: 我々はARTIQ実験制御インフラのファームウェアを商用のXilinx Zynq-7000システムオンチップに基づく組み込みシステムに移植した。 FPGAファブリックと統合された高性能のハードワイヤCPUコアを含んでいる。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: We ported the firmware of the ARTIQ experiment control infrastructure to an embedded system based on a commercial Xilinx Zynq-7000 system-on-chip. It contains high-performance hardwired CPU cores integrated with FPGA fabric. As with previous ARTIQ systems, the FPGA fabric is responsible for timing all I/O signals to and from peripherals, thereby retaining the exquisite precision required by most quantum physics experiments. A significant amount of latency is incurred by the hardwired interface between the CPU core and FPGA fabric of the Zynq-7000 chip; creative use of the CPU's cache-coherent accelerator ports and the CPU's event flag allowed us to reduce this latency and achieve better I/O performance than previous ARTIQ systems. The performance of the hardwired CPU core, in particular when floating-point computation is involved, greatly exceeds that of previous ARTIQ systems based on a softcore CPU. This makes it interesting to execute intensive computations on the embedded system, with a low-latency path to the experiment. We extended the ARTIQ compiler so that many mathematical functions and matrix operations can be programmed by the user, using the familiar NumPy syntax.
Abstract（参考訳）: 我々はARTIQ実験制御インフラのファームウェアを商用のXilinx Zynq-7000システムオンチップに基づく組み込みシステムに移植した。 FPGAファブリックと統合された高性能のハードワイヤCPUコアを含んでいる。従来のARTIQシステムと同様に、FPGAファブリックは、すべてのI/O信号を周辺機器にタイミング付けし、ほとんどの量子物理学実験で必要とされる正確な精度を維持する。 Zynq-7000チップのCPUコアとFPGAファブリックのハードワイヤインターフェースによって、CPUのキャッシュコヒーレントなアクセラレータポートとCPUのイベントフラグを創造的に使用することで、このレイテンシを低減し、従来のARTIQシステムよりも優れたI/Oパフォーマンスを実現しました。ハードワイヤCPUコアの性能は、特に浮動小数点演算に関わる場合、ソフトコアCPUをベースとしたARTIQシステムよりも大幅に向上する。これにより、実験への低レイテンシパスで、組み込みシステム上で集中的な計算を実行することが興味深い。 ARTIQコンパイラを拡張して,よく知られたNumPy構文を用いて,多くの数学的関数や行列演算をユーザがプログラムできるようにした。

関連論文リスト

FAMOUS: Flexible Accelerator for the Attention Mechanism of Transformer on UltraScale+ FPGAs [0.0]
Transformer Neural Network(TNN)は、自然言語処理(NLP)、機械翻訳、コンピュータビジョン(CV)など、幅広いアプリケーション領域に応用されている。本稿では、フィールドプログラマブルゲートアレイ(FPGA)上でのTNNの重み付きマルチヘッドアテンション計算のためのフレキシブルハードウェアアクセラレータである textitFamous を提案する。並列性を改善し、レイテンシを低減するために、処理要素とオンチップメモリの高利用に最適化されている。
論文参考訳（メタデータ） (2024-09-21T05:25:46Z)
Quasar-ViT: Hardware-Oriented Quantization-Aware Architecture Search for Vision Transformers [56.37495946212932]
視覚変換器(ViT)は、畳み込みニューラルネットワーク(CNN)と比較して、コンピュータビジョンタスクにおいて優れた精度を示す。ハードウェア指向の量子化対応アーキテクチャ検索フレームワークであるQuasar-ViTを提案する。
論文参考訳（メタデータ） (2024-07-25T16:35:46Z)
AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
論文参考訳（メタデータ） (2024-07-17T18:38:48Z)
Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。短絡の新規・ハードウェア対応回路の発見能力を示す。本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文参考訳（メタデータ） (2024-06-18T01:49:48Z)
Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文参考訳（メタデータ） (2023-04-25T05:04:44Z)
MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
論文参考訳（メタデータ） (2022-05-25T11:08:20Z)
Towards real-time and energy efficient Siamese tracking -- a hardware-software approach [0.0]
我々は、よく知られた完全接続型シームズトラッカー(SiamFC)のハードウェア・ソフトウェア実装を提案する。我々は、FINNアクセラレーターのための量子化シームズネットワークを開発し、アルゴリズム・加速器の共設計を用いて設計空間探索を行った。我々のネットワークでは、Zynq UltraScale+MPSoC ZCU104のプログラム可能な論理部で動作し、約50フレーム/秒の処理を、その浮動小数点演算と同等の精度で達成した。
論文参考訳（メタデータ） (2022-05-21T18:31:07Z)
Accelerating variational quantum algorithms with multiple quantum processors [78.36566711543476]
変分量子アルゴリズム(VQA)は、特定の計算上の利点を得るために、短期量子マシンを利用する可能性がある。現代のVQAは、巨大なデータを扱うために単独の量子プロセッサを使用するという伝統によって妨げられている、計算上のオーバーヘッドに悩まされている。ここでは、この問題に対処するため、効率的な分散最適化手法であるQUDIOを考案する。
論文参考訳（メタデータ） (2021-06-24T08:18:42Z)
QubiC: An open source FPGA-based control and measurement system for superconducting quantum information processors [5.310385728746101]
超伝導量子処理ユニットを制御・測定するために,QubiCと呼ばれるモジュール型FPGAを設計する。プロトタイプのハードウェアモジュールは、市販の市販評価ボードと、社内で開発された回路基板から組み立てられる。システム機能と性能は、キュービットチップの特性評価、ゲート最適化、ランダム化されたベンチマークシーケンスによって実証される。
論文参考訳（メタデータ） (2020-12-31T21:06:28Z)
Accelerated Charged Particle Tracking with Graph Neural Networks on FPGAs [0.0]
グラフニューラルネットワークに基づく荷電粒子追跡のためのアルゴリズムのFPGA実装を開発し,研究する。 CPUベースの実行の大幅な高速化が可能であり、将来的にはそのようなアルゴリズムを効果的に利用できるようになる可能性がある。
論文参考訳（メタデータ） (2020-11-30T18:17:43Z)
Accelerating complex control schemes on a heterogeneous MPSoC platform for quantum computing [1.1744028458220428]
超伝導量子ビット(量子ビット)の制御と読み出しには、ギガヘルツ周波数とナノ秒精度のマイクロ波パルスが必要である。これらのマイクロ波パルスを発生・解析するために,FPGAベースの多用途電子プラットフォームを開発した。本稿では、Taskrunnerフレームワークのアーキテクチャとタイミングベンチマークを示し、量子コンピューティングの分野における応用について議論する。
論文参考訳（メタデータ） (2020-04-16T16:48:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。