論文の概要: Towards real-time and energy efficient Siamese tracking -- a
hardware-software approach
- arxiv url: http://arxiv.org/abs/2205.10653v1
- Date: Sat, 21 May 2022 18:31:07 GMT
- ステータス: 処理完了
- システム内更新日: 2022-06-05 09:56:58.584336
- Title: Towards real-time and energy efficient Siamese tracking -- a
hardware-software approach
- Title（参考訳）: リアルタイム・エネルギー効率向上を目指すSiamese Tracking -- ハードウェア・ソフトウェア・アプローチ
- Authors: Dominika Przewlocka-Rus, Tomasz Kryjak
- Abstract要約: 我々は、よく知られた完全接続型シームズトラッカー(SiamFC)のハードウェア・ソフトウェア実装を提案する。
我々は、FINNアクセラレーターのための量子化シームズネットワークを開発し、アルゴリズム・加速器の共設計を用いて設計空間探索を行った。
我々のネットワークでは、Zynq UltraScale+MPSoC ZCU104のプログラム可能な論理部で動作し、約50フレーム/秒の処理を、その浮動小数点演算と同等の精度で達成した。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Siamese trackers have been among the state-of-the-art solutions in each
Visual Object Tracking (VOT) challenge over the past few years. However, with
great accuracy comes great computational complexity: to achieve real-time
processing, these trackers have to be massively parallelised and are usually
run on high-end GPUs. Easy to implement, this approach is energy consuming, and
thus cannot be used in many low-power applications. To overcome this, one can
use energy-efficient embedded devices, such as heterogeneous platforms joining
the ARM processor system with programmable logic (FPGA). In this work, we
propose a hardware-software implementation of the well-known fully connected
Siamese tracker (SiamFC). We have developed a quantised Siamese network for the
FINN accelerator, using algorithm-accelerator co-design, and performed design
space exploration to achieve the best efficiency-to-energy ratio (determined by
FPS and used resources). For our network, running in the programmable logic
part of the Zynq UltraScale+ MPSoC ZCU104, we achieved the processing of almost
50 frames-per-second with tracker accuracy on par with its floating point
counterpart, as well as the original SiamFC network. The complete tracking
system, implemented in ARM with the network accelerated on FPGA, achieves up to
17 fps. These results bring us towards bridging the gap between the highly
accurate but energy-demanding algorithms and energy-efficient solutions ready
to be used in low-power, edge systems.
- Abstract（参考訳）: シームズトラッカーは、過去数年間、各Visual Object Tracking(VOT)チャレンジにおける最先端のソリューションのひとつです。
リアルタイム処理を実現するには、これらのトラッカーは大規模に並列化され、通常はハイエンドGPU上で実行される必要がある。
実装が簡単で、このアプローチはエネルギー消費であり、多くの低消費電力アプリケーションでは利用できない。
これを解決するために、ARMプロセッサシステムとプログラマブルロジック(FPGA)を結合する異種プラットフォームのようなエネルギー効率のよい組み込みデバイスを使用することができる。
本研究では,よく知られた完全連結型シームズトラッカー(SiamFC)のハードウェアソフトウェア実装を提案する。
我々は、FINNアクセラレーターのための量子化シームズネットワークを開発し、アルゴリズム-加速器共設計を用いて、最適効率-エネルギー比(FPSと使用資源で決定される)を達成する設計空間探索を行った。
我々のネットワークでは、Zynq UltraScale+MPSoC ZCU104のプログラム可能なロジック部で動作し、フローティングポイントと同等のトラッカー精度で、50フレーム/秒の処理を実現しました。
FPGA上でネットワークを高速化したARMで実装された完全なトラッキングシステムは17fpsに達する。
これらの結果から,低消費電力エッジシステムにおいて,高精度だがエネルギー需要の高いアルゴリズムとエネルギー効率の高いソリューションとのギャップを埋めることができた。
関連論文リスト
- Efficient Edge AI: Deploying Convolutional Neural Networks on FPGA with the Gemmini Accelerator [0.5714074111744111]
我々は、Gemminiアクセラレーターを用いて、FPGA(Field Programmable Gate Arrays)上にCNNを配置するためのエンドツーエンドワークフローを提示する。
Xilinx ZCU102 FPGA 上で YOLOv7 モデルを36.5 GOP/s/W のエネルギー効率で実装することにより,リアルタイムな性能を実現することができた。
論文 参考訳（メタデータ） (2024-08-14T09:24:00Z) - Quasar-ViT: Hardware-Oriented Quantization-Aware Architecture Search for Vision Transformers [56.37495946212932]
視覚変換器(ViT)は、畳み込みニューラルネットワーク(CNN)と比較して、コンピュータビジョンタスクにおいて優れた精度を示す。
ハードウェア指向の量子化対応アーキテクチャ検索フレームワークであるQuasar-ViTを提案する。
論文 参考訳（メタデータ） (2024-07-25T16:35:46Z) - Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。
アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。
ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文 参考訳（メタデータ） (2024-06-20T17:08:42Z) - Fast Algorithms for Spiking Neural Network Simulation with FPGAs [0.0]
我々は、ハイエンドフィールドプログラマブルゲートアレイ(FPGA)のためのPotjans-Diesmann大脳皮質微小回路のためのスパイキングニューラルネットワークシミュレータ(SNN)を作成する。
我々の最高のシミュレーターは、回路をリアルタイムよりも25%高速にシミュレートし、シナプスイベントあたり21nJ未満が必要であり、オンチップメモリによってボトルネックされる。
この結果は、単一のハードウェアアクセラレータ上で回路をシミュレートする最初のものである。
論文 参考訳（メタデータ） (2024-05-03T11:39:25Z) - FPGA-QHAR: Throughput-Optimized for Quantized Human Action Recognition
on The Edge [0.6254873489691849]
本稿では,8ビット量子化された2ストリームSimpleNet-PyTorch CNNアーキテクチャに基づく,エンドツーエンドHAR拡張型HW/SWアクセラレータの共設計を提案する。
私たちの開発では、部分的にストリーミングデータフローアーキテクチャを使用して、ネットワーク設計やリソース利用のトレードオフよりも高いスループットを実現しています。
提案手法は,ZCU104上の187MHzで約24FPSのリアルタイム推論スループットを用いて,約81%の予測精度を達成した。
論文 参考訳（メタデータ） (2023-11-04T10:38:21Z) - Reconfigurable Distributed FPGA Cluster Design for Deep Learning
Accelerators [59.11160990637615]
エッジコンピューティングアプリケーション用に設計された低消費電力組み込みFPGAに基づく分散システムを提案する。
提案システムは,様々なニューラルネットワーク(NN)モデルを同時に実行し,パイプライン構造にグラフを配置し,NNグラフの最も計算集約的な層により大きなリソースを手動で割り当てる。
論文 参考訳（メタデータ） (2023-05-24T16:08:55Z) - End-to-end codesign of Hessian-aware quantized neural networks for FPGAs
and ASICs [49.358119307844035]
我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。
これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。
大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。
シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
論文 参考訳（メタデータ） (2023-04-13T18:00:01Z) - Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and
Algorithm Co-design [66.39546326221176]
多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。
注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。
本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
論文 参考訳（メタデータ） (2022-09-20T09:28:26Z) - Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる
本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。
その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
論文 参考訳（メタデータ） (2022-09-01T17:08:41Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z) - Accelerated Charged Particle Tracking with Graph Neural Networks on
FPGAs [0.0]
グラフニューラルネットワークに基づく荷電粒子追跡のためのアルゴリズムのFPGA実装を開発し,研究する。
CPUベースの実行の大幅な高速化が可能であり、将来的にはそのようなアルゴリズムを効果的に利用できるようになる可能性がある。
論文 参考訳（メタデータ） (2020-11-30T18:17:43Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。