論文の概要: Modeling Short-Range Microwave Networks to Scale Superconducting Quantum Computation

• arxiv url: http://arxiv.org/abs/2201.08825v4
• Date: Wed, 18 Dec 2024 20:40:29 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-12-20 13:26:57.379214
• Title: Modeling Short-Range Microwave Networks to Scale Superconducting Quantum Computation
• Title（参考訳）: 超伝導量子計算のスケール化のための短距離マイクロ波ネットワークのモデル化
• Authors: Nicholas LaRacuente, Kaitlin N. Smith, Poolad Imany, Kevin L. Silverman, Frederic T. Chong,
• Abstract要約: チップレットとして知られる小さな量子ビットアレイをまたいだ分散量子コンピューティングは、これらの課題をスケーラブルな方法で解決することができる。 短期ハードウェア上でのモノリシック性能を超える可能性のあるマイクロ波リンク上のチップレットアーキテクチャを提案する。
• 参考スコア（独自算出の注目度）: 3.1600357753369193
• License:
• Abstract: A core challenge for superconducting quantum computers is to scale up the number of qubits in each processor without increasing noise or cross-talk. Distributed quantum computing across small qubit arrays, known as chiplets, can address these challenges in a scalable manner. We propose a chiplet architecture over microwave links with potential to exceed monolithic performance on near-term hardware. Our methods of modeling and evaluating the chiplet architecture bridge the physical and network layers in these processors. We find evidence that distributing computation across chiplets may reduce the overall error rates associated with moving data across the device, despite higher error figures for transfers across links. Preliminary analyses suggest that latency is not substantially impacted, and that at least some applications and architectures may avoid bottlenecks around chiplet boundaries. In the long-term, short-range networks may underlie quantum computers just as local area networks underlie classical datacenters and supercomputers today.
• Abstract（参考訳）: 超伝導量子コンピュータのコア課題は、ノイズやクロストークを増大させることなく、各プロセッサのキュービット数をスケールアップすることである。 チップレットとして知られる小さな量子ビットアレイをまたいだ分散量子コンピューティングは、これらの課題をスケーラブルな方法で解決することができる。 短期ハードウェア上でのモノリシック性能を超える可能性のあるマイクロ波リンク上のチップレットアーキテクチャを提案する。 これらのプロセッサの物理層とネットワーク層を橋渡しするチップレットアーキテクチャのモデル化と評価を行う。 チップレット間での計算の分散は、リンク間の転送のエラー数値が高いにもかかわらず、デバイス間でのデータ移動に伴う全体的なエラー率を減少させる可能性があることを示す。 予備的な分析では、レイテンシはそれほど影響を受けず、少なくともいくつかのアプリケーションやアーキテクチャはチップレット境界周辺のボトルネックを避ける可能性があることを示唆している。 長期的には、近距離ネットワークは、現在の古典的なデータセンターやスーパーコンピュータを基盤とするローカルエリアネットワークと同じように、量子コンピュータを基盤とすることができる。

関連論文リスト

• Hardware-aware Circuit Cutting and Distributed Qubit Mapping for Connected Quantum Systems [23.861374790490576]
  DisMapは、チップからチップまでの分散量子システムのための、自己適応的でハードウェア対応のフレームワークである。 量子ビットノイズとエラー率を分析し、仮想システムトポロジを構築し、回路分割を誘導し、分散量子ビットマッピングを行う。 DisMapは20.8%の忠実度向上を実現し、SWAPオーバーヘッドを最大80.2%削減した。
  論文  参考訳（メタデータ） (2024-12-24T14:32:06Z)
• Semiconductor Circuits for Quantum Computing with Electronic Wave Packets [0.15729203067736897]
  固体量子半導体回路で伝播する飛行電子波パケットを利用した代替手法を提案する。 クビットはオンデマンドで作成でき、共通のハードウェア要素で操作できるため、ハードウェア要件は大幅に削減される。 このランドマークは、コンパクトでスケーラブルなアーキテクチャでフォールトトレラントな量子コンピューティングの基礎を築いた。
  論文  参考訳（メタデータ） (2024-10-21T17:51:13Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• Spatio-Temporal Characterization of Qubit Routing in Connectivity-Constrained Quantum Processors [1.3230570759583702]
  本研究は,3つのプロセッサトポロジ間の通信オーバーヘッドの比較分析を行った。 通信と計算の比率、平均量子ビットホットスポット性、時間的バーストネスのパフォーマンス指標によると、正方形格子配置は量子コンピュータアーキテクチャーのスケールで好適である。
  論文  参考訳（メタデータ） (2024-02-01T10:16:04Z)
• Characterizing the Inter-Core Qubit Traffic in Large-Scale Quantum Modular Architectures [2.465579331213113]
  大規模回路におけるモノリシック・テンポラル・コア間通信の時代の先駆的な特徴について述べる。 プログラムは、最大1000量子ビットをサポートする全対全接続コアアーキテクチャで実行される。 実証結果に基づいて,量子回路をマルチコアプロセッサにマッピングするための一連のガイドラインを提供し,大規模マルチコアアーキテクチャのベンチマークの基礎を定めている。
  論文  参考訳（メタデータ） (2023-10-03T09:54:41Z)
• The SpinBus Architecture: Scaling Spin Qubits with Electron Shuttling [42.60602838972598]
  本研究では、電子シャットリングを用いて量子ビットを接続し、低動作周波数と拡張量子ビットコヒーレンスを特徴とするSpinBusアーキテクチャを提案する。 室温計を用いた制御は、少なくとも144量子ビットを確実に支持できるが、もっと多くの数値が低温制御回路で認識できる。
  論文  参考訳（メタデータ） (2023-06-28T16:24:11Z)
• Circuit Cutting with Non-Maximally Entangled States [59.11160990637615]
  分散量子コンピューティングは、複数のデバイスの計算能力を組み合わせて、個々のデバイスの限界を克服する。 回路切断技術は、古典的な通信を通じて量子計算の分配を可能にする。 量子テレポーテーション(quantum teleportation)は、指数的なショットの増加を伴わない量子計算の分布を可能にする。 非最大エンタングル量子ビット対を利用する新しい回路切断法を提案する。
  論文  参考訳（メタデータ） (2023-06-21T08:03:34Z)
• Spiderweb array: A sparse spin-qubit array [0.04582374977939354]
  大規模チップベースの量子コンピュータを追求する主なボトルネックの1つは、キュービットシステムの動作に必要な制御信号の多さである。 ここでは、オンチップ制御エレクトロニクスを統合する量子ドットスピン量子ビットアーキテクチャについて論じ、チップ境界における信号接続数を著しく削減する。
  論文  参考訳（メタデータ） (2021-10-01T03:20:29Z)
• The Computational and Latency Advantage of Quantum Communication Networks [70.01340727637825]
  本稿では,従来の通信ネットワークの現状を要約する。 量子技術を活用することでのみ解決できる、いくつかの重要なオープンな研究課題を特定します。
  論文  参考訳（メタデータ） (2021-06-07T06:31:02Z)
• Hardware-Efficient, Fault-Tolerant Quantum Computation with Rydberg Atoms [55.41644538483948]
  我々は中性原子量子コンピュータにおいてエラー源の完全な特徴付けを行う。 計算部分空間外の状態への原子量子ビットの崩壊に伴う最も重要なエラーに対処する,新しい,明らかに効率的な手法を開発した。 我々のプロトコルは、アルカリ原子とアルカリ原子の両方にエンコードされた量子ビットを持つ最先端の中性原子プラットフォームを用いて、近い将来に実装できる。
  論文  参考訳（メタデータ） (2021-05-27T23:29:53Z)
• Interleaving: Modular architectures for fault-tolerant photonic quantum computing [50.591267188664666]
  フォトニック核融合型量子コンピューティング(FBQC)は低損失フォトニック遅延を用いる。 FBQCのモジュールアーキテクチャとして,これらのコンポーネントを結合して「インターリービングモジュール」を形成するアーキテクチャを提案する。 遅延の乗法的パワーを行使すると、各加群はヒルベルト空間に数千の物理量子ビットを加えることができる。
  論文  参考訳（メタデータ） (2021-03-15T18:00:06Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。