論文の概要: Let Each Quantum Bit Choose Its Basis Gates

• arxiv url: http://arxiv.org/abs/2208.13380v2
• Date: Wed, 7 Sep 2022 21:03:22 GMT
• ステータス: 処理完了
• システム内更新日: 2023-01-28 15:02:18.527303
• Title: Let Each Quantum Bit Choose Its Basis Gates
• Title（参考訳）: 各量子ビットに基底ゲートを選ばせ
• Authors: Sophia Fuhui Lin, Sara Sussman, Casey Duckering, Pranav S. Mundada, Jonathan M. Baker, Rohan S. Kumar, Andrew A. Houck, Frederic T. Chong
• Abstract要約: 短期量子コンピュータは、主に2つの量子ビット(または量子ビット)間の量子演算(またはゲート)の誤差によって制限される 超伝導技術では、1組の量子ビット間で同じ2Qゲートを実装することが現状である。 この研究は量子科学者に、完全に均一ではない量子ビットシステムで有意義なアルゴリズムを実行する能力を与えることを目的としている。
• 参考スコア（独自算出の注目度）: 3.6690675649846396
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Near-term quantum computers are primarily limited by errors in quantum operations (or gates) between two quantum bits (or qubits). A physical machine typically provides a set of basis gates that include primitive 2-qubit (2Q) and 1-qubit (1Q) gates that can be implemented in a given technology. 2Q entangling gates, coupled with some 1Q gates, allow for universal quantum computation. In superconducting technologies, the current state of the art is to implement the same 2Q gate between every pair of qubits (typically an XX- or XY-type gate). This strict hardware uniformity requirement for 2Q gates in a large quantum computer has made scaling up a time and resource-intensive endeavor in the lab. We propose a radical idea -- allow the 2Q basis gate(s) to differ between every pair of qubits, selecting the best entangling gates that can be calibrated between given pairs of qubits. This work aims to give quantum scientists the ability to run meaningful algorithms with qubit systems that are not perfectly uniform. Scientists will also be able to use a much broader variety of novel 2Q gates for quantum computing. We develop a theoretical framework for identifying good 2Q basis gates on "nonstandard" Cartan trajectories that deviate from "standard" trajectories like XX. We then introduce practical methods for calibration and compilation with nonstandard 2Q gates, and discuss possible ways to improve the compilation. To demonstrate our methods in a case study, we simulated both standard XY-type trajectories and faster, nonstandard trajectories using an entangling gate architecture with far-detuned transmon qubits. We identify efficient 2Q basis gates on these nonstandard trajectories and use them to compile a number of standard benchmark circuits such as QFT and QAOA. Our results demonstrate an 8x improvement over the baseline 2Q gates with respect to speed and coherence-limited gate fidelity.
• Abstract（参考訳）: 短期量子コンピュータは、主に2つの量子ビット(または量子ビット)間の量子演算(またはゲート)の誤差によって制限される。 物理機械は一般に、与えられた技術で実装可能なプリミティブな2-qubit (2Q) と1-qubit (1Q) ゲートを含む基底ゲートのセットを提供する。 2Qエンタングリングゲートといくつかの1Qゲートは、普遍的な量子計算を可能にする。 超伝導技術において、現在の技術は、全ての量子ビット(通常はxx型またはxy型ゲート)間で同じ2qゲートを実装することである。 大規模な量子コンピュータにおける2qゲートの厳格なハードウェア統一性は、研究所における時間とリソース集約的な取り組みをスケールアップさせた。 我々は、2Q基底ゲートを1組のキュービットごとに異なるようにし、与えられたキュービットのペア間で校正できる最良のエンタンゲリングゲートを選択するという急進的なアイデアを提案する。 この研究は、量子科学者に完全に均一ではない量子ビットシステムで有意義なアルゴリズムを実行する能力を与えることを目的としている。 科学者は量子コンピューティングのために、より幅広い種類の新しい2Qゲートを使用することもできる。 我々は、XXのような「標準」軌道から逸脱する「非標準」カルタン軌道上の良質な2Q基底ゲートを特定する理論的枠組みを開発する。 次に,非標準2qゲートを用いたキャリブレーションとコンパイルの実用的な方法を紹介し,その方法について考察する。 ケーススタディにおいて本手法を実証するために, 広帯域トランスモン量子ビットを用いたエンタングルゲートアーキテクチャを用いて, 標準XY型軌道と高速非標準軌道の両方をシミュレートした。 これらの非標準軌道上で効率的な2q基底ゲートを同定し、qftやqaoaなどの標準ベンチマーク回路をコンパイルする。 その結果,速度とコヒーレンス制限ゲート忠実性に関して,ベースライン2qゲートを8倍改善した。

関連論文リスト

• QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum Circuits [82.50620782471485]
  QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。 1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。 提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
  論文  参考訳（メタデータ） (2024-01-10T22:33:00Z)
• Error-corrected Hadamard gate simulated at the circuit level [42.002147097239444]
  我々はサーキットレベルのノイズモデルの下で,表面符号の論理的アダマールゲートをシミュレートする。 我々の論文は、量子誤り訂正符号上のユニタリゲートに対してこれを初めて行うものである。
  論文  参考訳（メタデータ） (2023-12-18T19:00:00Z)
• One Gate Scheme to Rule Them All: Introducing a Complex Yet Reduced Instruction Set for Quantum Computing [8.478982715648547]
  $XX+YY$結合を持つキュービットのスキームは、単一キュービットゲートまでの任意の2キュービットゲートを実現する。 一般的な$n$-qubitゲート合成、量子ボリューム、キュービットルーティングなど、様々な応用において顕著な改善が見られた。
  論文  参考訳（メタデータ） (2023-12-09T19:30:31Z)
• High-fidelity parallel entangling gates on a neutral atom quantum computer [41.74498230885008]
  最大60個の原子に99.5%の忠実度を持つ2量子エンタングリングゲートの実現を報告した。 これらの進歩は、量子アルゴリズム、誤り訂正回路、デジタルシミュレーションの大規模実装の基礎となった。
  論文  参考訳（メタデータ） (2023-04-11T18:00:04Z)
• A fault-tolerant variational quantum algorithm with limited T-depth [2.7648976108201815]
  本稿では,フォールトトレラントゲートセットを用いた変分量子固有解法(VQE)アルゴリズムを提案する。 VQEは将来の誤り訂正量子コンピュータの実装に適している。
  論文  参考訳（メタデータ） (2023-03-08T10:31:12Z)
• Parallel Driving for Fast Quantum Computing Under Speed Limits [2.5919949228116343]
  2量子ビット(2Q)のハードウェアベースゲートの選択は、量子変調器のネイティブなハミルトン相互作用と応用制御ドライブに依存する。 変調器とキュービットを同時に駆動する並列駆動方式を提案する。 これにより、いくつかの量子系において重要なオーバーヘッド源を緩和しながら、2Qゲートの短寿命化が可能となる。
  論文  参考訳（メタデータ） (2023-02-02T17:38:05Z)
• Universal qudit gate synthesis for transmons [44.22241766275732]
  超伝導量子プロセッサを設計する。 本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。 ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
  論文  参考訳（メタデータ） (2022-12-08T18:59:53Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Application of the Diamond Gate in Quantum Fourier Transformations and Quantum Machine Learning [0.0]
  ダイヤモンドゲートを標準ゲートに分解する方法を示す。 次に、このCNSゲートがどのように制御相ゲートを作成できるかを示す。 また、量子機械学習においてダイヤモンドゲートの使い方を示す。
  論文  参考訳（メタデータ） (2021-03-15T18:00:01Z)
• QUANTIFY: A framework for resource analysis and design verification of quantum circuits [69.43216268165402]
  QUINTIFYは、量子回路の定量的解析のためのオープンソースのフレームワークである。 Google Cirqをベースにしており、Clifford+T回路を念頭に開発されている。 ベンチマークのため、QUINTIFYは量子メモリと量子演算回路を含む。
  論文  参考訳（メタデータ） (2020-07-21T15:36:25Z)
• Benchmarking the noise sensitivity of different parametric two-qubit gates in a single superconducting quantum computing platform [0.0]
  より大きなハードウェアネイティブゲートセットは、すべてのゲートが高い忠実度で実現されるように、必要なゲートの数を減らすことができる。 パラメトリック駆動型チューナブルカプラを用いた制御Z(CZ)と交換型(iSWAP)の両ゲートのベンチマークを行った。 急激な$ZZ$型結合がiSWAPゲートの主要なエラー源であると主張する。
  論文  参考訳（メタデータ） (2020-05-12T11:38:41Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。