論文の概要: DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips

• arxiv url: http://arxiv.org/abs/2211.05838v6
• Date: Mon, 20 Oct 2025 10:51:23 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-11-01 00:59:34.039007
• Title: DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips
• Title（参考訳）: DRAMベンダー:最先端DRAMチップを簡易にテストするFPGAベースの拡張可能なインフラ
• Authors: Ataberk Olgun, Hasan Hassan, A. Giray Yağlıkçı, Yahya Can Tuğrul, Lois Orosa, Haocong Luo, Minesh Patel, Oğuz Ergin, Onur Mutlu,
• Abstract要約: そこで我々は,最新のDRAMチップを実験的に研究できるFPGAベースの新しいインフラを提案する。 DRAM Benderは、DRAMチップの低レベルインタフェースを通じて直接インターフェースすることができる。 使い易いC++とPythonのプログラミングインターフェースを公開し、ユーザーは様々なタイプのDRAM実験を素早く開発できる。
• 参考スコア（独自算出の注目度）: 6.574254292319253
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: To understand and improve DRAM performance, reliability, security and energy efficiency, prior works study characteristics of commodity DRAM chips. Unfortunately, state-of-the-art open source infrastructures capable of conducting such studies are obsolete, poorly supported, or difficult to use, or their inflexibility limit the types of studies they can conduct. We propose DRAM Bender, a new FPGA-based infrastructure that enables experimental studies on state-of-the-art DRAM chips. DRAM Bender offers three key features at the same time. First, DRAM Bender enables directly interfacing with a DRAM chip through its low-level interface. This allows users to issue DRAM commands in arbitrary order and with finer-grained time intervals compared to other open source infrastructures. Second, DRAM Bender exposes easy-to-use C++ and Python programming interfaces, allowing users to quickly and easily develop different types of DRAM experiments. Third, DRAM Bender is easily extensible. The modular design of DRAM Bender allows extending it to (i) support existing and emerging DRAM interfaces, and (ii) run on new commercial or custom FPGA boards with little effort. To demonstrate that DRAM Bender is a versatile infrastructure, we conduct three case studies, two of which lead to new observations about the DRAM RowHammer vulnerability. In particular, we show that data patterns supported by DRAM Bender uncovers a larger set of bit-flips on a victim row compared to the data patterns commonly used by prior work. We demonstrate the extensibility of DRAM Bender by implementing it on five different FPGAs with DDR4 and DDR3 support. DRAM Bender is freely and openly available at https://github.com/CMU-SAFARI/DRAM-Bender.
• Abstract（参考訳）: DRAMの性能、信頼性、セキュリティ、エネルギー効率の理解と改善のために、先行研究はコモディティDRAMチップの特性を研究する。 残念ながら、そのような研究を行うことのできる最先端のオープンソースインフラストラクチャは、時代遅れで、サポートが不十分で、あるいは使用が難しい。 我々は,最新のDRAMチップを実験的に研究できるFPGAベースの新しいインフラであるDRAM Benderを提案する。 DRAM Benderは3つの重要な機能を同時に提供する。 第一に、DRAM Benderは低レベルインタフェースを通じてDRAMチップと直接対面できる。 これにより、ユーザは任意の順序でDRAMコマンドを発行でき、他のオープンソースインフラストラクチャと比較してよりきめ細かい時間間隔で実行できる。 第二に、DRAM Benderは使い易いC++とPythonのプログラミングインターフェースを公開し、ユーザーは様々なタイプのDRAM実験を迅速かつ容易に開発できる。 第三に、DRAMベンダーは容易に拡張可能である。 DRAMベンダーのモジュラー設計により拡張できる (i)既存のDRAMインターフェースと新興DRAMインターフェースをサポートし、 (ii)新しい商用またはカスタムFPGAボード上で、ほとんど努力せずに動作します。 DRAM Benderが汎用的なインフラであることを実証するため、我々は3つのケーススタディを実施し、そのうち2つはDRAM RowHammerの脆弱性に関する新たな観察につながった。 特に, DRAM Bender がサポートするデータパターンは, 従来の作業でよく使われるデータパターンと比較して, 被害者行上のビットフリップの集合が大きくなることを示す。 DDR4とDDR3をサポートする5種類のFPGA上に実装することで、DRAMベンダーの拡張性を実証する。 DRAM Benderはhttps://github.com/CMU-SAFARI/DRAM-Bender.comで無料で公開されている。

関連論文リスト

• Decoder-Hybrid-Decoder Architecture for Efficient Reasoning with Long Generation [129.45368843861917]
  我々は、レイヤ間の効率的なメモリ共有のためのシンプルで効果的なメカニズムであるGated Memory Unit(GMU)を紹介した。 これは、GMUを組み込んでSambaベースのセルフデコーダからメモリ読み出し状態を共有するデコーダ・ハイブリッド・デコーダアーキテクチャである。
  論文  参考訳（メタデータ） (2025-07-09T07:27:00Z)
• Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips [0.0]
  ストレージ密度は、システムレベルの攻撃によって悪用される回路レベルの脆弱性であるDRAM読み取り障害を悪化させる。 既存の防御は効果がないか、違法に高価である。 1)DRAMベースのシステムの保護は、技術スケーリングが読み取り障害の脆弱性を増大させるにつれてコストが高くなり、2)既存のソリューションの多くはDRAM内部の独自知識に依存している。
  論文  参考訳（メタデータ） (2024-08-27T13:12:03Z)
• B'MOJO: Hybrid State Space Realizations of Foundation Models with Eidetic and Fading Memory [91.81390121042192]
  我々はB'MOJOと呼ばれるモデル群を開発し、構成可能なモジュール内で理想的メモリと暗黙的メモリをシームレスに結合する。 B'MOJOのイデオティックメモリとフェードメモリを変調する能力は、32Kトークンまでテストされた長いシーケンスの推論をより良くする。
  論文  参考訳（メタデータ） (2024-07-08T18:41:01Z)
• RelayAttention for Efficient Large Language Model Serving with Long System Prompts [59.50256661158862]
  本稿では,長いシステムプロンプトを含むLCMサービスの効率を向上させることを目的とする。 これらのシステムプロンプトの処理には、既存の因果注意アルゴリズムにおいて、大量のメモリアクセスが必要である。 本稿では,DRAMから入力トークンのバッチに対して,DRAMから隠れた状態を正確に1回読み取ることのできるアテンションアルゴリズムであるRelayAttentionを提案する。
  論文  参考訳（メタデータ） (2024-02-22T18:58:28Z)
• Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations [7.663876942368506]
  本稿では,自律的なDRAM保守操作を可能にする,低コストなDRAMアーキテクチャであるSelf-Managing DRAM(SMD)を提案する。 SMDは、メモリコントローラからチップへのメンテナンス操作を制御する責任を負う。 DDRxインタフェースに新しいピンを追加することなく、低レイテンシで実装可能であることを示す。
  論文  参考訳（メタデータ） (2022-07-27T08:27:10Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。