論文の概要: High-Speed and Energy-Efficient Non-Binary Computing with Polymorphic
Electro-Optic Circuits and Architectures
- arxiv url: http://arxiv.org/abs/2304.07608v1
- Date: Sat, 15 Apr 2023 18:20:56 GMT
- ステータス: 処理完了
- システム内更新日: 2023-04-18 18:15:42.849583
- Title: High-Speed and Energy-Efficient Non-Binary Computing with Polymorphic
Electro-Optic Circuits and Architectures
- Title（参考訳）: 多形電気光学回路とアーキテクチャを用いた高速・エネルギー効率非双対計算
- Authors: Ishan Thakkar, Sairam Sri Vatsavai, Venkata Sai Praneeth Karempudi
- Abstract要約: ポリモルフィックE-O回路は、異なる論理と算術関数を実装するために動的にプログラムできる。
回路は、非バイナリフォーマットでデータのエネルギー効率の高い処理をサポートすることができる。
回路は、二項化および整数量子化畳み込みニューラルネットワークを処理するためのE-O計算アクセラレータアーキテクチャを可能にする。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: In this paper, we present microring resonator (MRR) based polymorphic E-O
circuits and architectures that can be employed for high-speed and
energy-efficient non-binary reconfigurable computing. Our polymorphic E-O
circuits can be dynamically programmed to implement different logic and
arithmetic functions at different times. They can provide compactness and
polymorphism to consequently improve operand handling, reduce idle time, and
increase amortization of area and static power overheads. When combined with
flexible photodetectors with the innate ability to accumulate a high number of
optical pulses in situ, our circuits can support energy-efficient processing of
data in non-binary formats such as stochastic/unary and high-dimensional
reservoir formats. Furthermore, our polymorphic E-O circuits enable
configurable E-O computing accelerator architectures for processing binarized
and integer quantized convolutional neural networks (CNNs). We compare our
designed polymorphic E-O circuits and architectures to several circuits and
architectures from prior works in terms of area, latency, and energy
consumption.
- Abstract（参考訳）: 本稿では,マイクロリング共振器(MRR)をベースとした多形E-O回路とアーキテクチャについて述べる。
我々の多相E-O回路は、異なる時間で異なる論理と演算関数を実装するために動的にプログラムできる。
それらはコンパクトさと多型性を提供し、結果としてオペランドハンドリングを改善し、アイドル時間を減らし、領域と静的電力オーバーヘッドの償却を増やすことができる。
光パルスをその場で蓄積できるフレキシブルな光検出器と組み合わせることで、確率的・非定常的・高次元の貯水池形式のような非バイナリ形式のデータのエネルギー効率の良い処理を支援することができる。
さらに、我々の多形E-O回路は、二項化および整数量子化畳み込みニューラルネットワーク(CNN)を処理するための構成可能なE-O演算アクセラレータアーキテクチャを実現する。
設計した多形E-O回路とアーキテクチャを,領域,レイテンシ,エネルギー消費の面で先行研究のいくつかの回路とアーキテクチャと比較した。
関連論文リスト
- EPS-MoE: Expert Pipeline Scheduler for Cost-Efficient MoE Inference [49.94169109038806]
本稿では,新しいパイプラインスケジューラであるEPS-MoEを紹介する。
その結果,既存の並列推論手法に比べて,プリフィルスループットが平均21%向上していることが判明した。
論文 参考訳（メタデータ） (2024-10-16T05:17:49Z) - Towards training digitally-tied analog blocks via hybrid gradient computation [1.800676987432211]
フィードフォワード型エネルギーベースモデル(ff-EBM)を紹介する。
フィードフォワード部とエネルギーベース部でそれぞれ逆プロパゲーションと「eqプロパゲーション」することで、FF-EBMの勾配をエンドツーエンドに計算する新しいアルゴリズムを導出する。
我々のアプローチは、自己学習可能なアナログ計算プリミティブを既存のデジタルアクセラレータに徐々に統合する、原則的でスケーラブルで漸進的なロードマップを提供する。
論文 参考訳（メタデータ） (2024-09-05T07:22:19Z) - CIRCUITSYNTH: Leveraging Large Language Models for Circuit Topology Synthesis [7.131266114437393]
有効な回路トポロジの自動合成を容易にするためにLCMを利用する新しい手法であるCIRCUITSYNTHを導入する。
提案手法は,回路効率の向上と出力電圧の特定を目的とした今後の研究の基盤となる。
論文 参考訳（メタデータ） (2024-06-06T01:59:59Z) - TeMPO: Efficient Time-Multiplexed Dynamic Photonic Tensor Core for Edge
AI with Compact Slow-Light Electro-Optic Modulator [44.74560543672329]
我々は,TMPOと呼ばれる時間多重化動的フォトニックテンソルアクセラレータを,クロス層デバイス/回路/アーキテクチャのカスタマイズにより提案する。
我々は,368.6TOPSピーク性能,22.3TOPS/Wエネルギー効率,1.2TOPS/mm$2$計算密度を実現した。
この研究は、多層共設計とドメイン固有のカスタマイズの力を示し、将来の電子フォトニクス加速器への道を開く。
論文 参考訳（メタデータ） (2024-02-12T03:40:32Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳（メタデータ） (2023-08-31T02:20:25Z) - Analog/Mixed-Signal Circuit Synthesis Enabled by the Advancements of
Circuit Architectures and Machine Learning Algorithms [0.0]
我々は、ニューラルネットワークに基づくサロゲートモデルを用いて、回路設計パラメータの探索とレイアウトの反復を高速化する。
最後に、AMS回路のいくつかの例を、仕様からシリコンプロトタイプまで迅速に合成し、人間の介入を大幅に削減する。
論文 参考訳（メタデータ） (2021-12-15T01:47:08Z) - Phase Configuration Learning in Wireless Networks with Multiple
Reconfigurable Intelligent Surfaces [50.622375361505824]
RIS(Reconfigurable Intelligent Surfaces)は、電磁波伝搬の動的制御を提供する、高度にスケーラブルな技術である。
RISを内蔵した無線通信における大きな課題の1つは、複数のRISの低オーバーヘッドダイナミックな構成である。
RISの位相構成に対する低複雑さ教師あり学習手法を考案する。
論文 参考訳（メタデータ） (2020-10-09T05:35:27Z) - Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。
我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。
すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
論文 参考訳（メタデータ） (2020-10-01T18:14:11Z) - Large-scale neuromorphic optoelectronic computing with a reconfigurable
diffractive processing unit [38.898230519968116]
回折処理ユニットを構築することにより、光電子再構成可能な計算パラダイムを提案する。
異なるニューラルネットワークを効率的にサポートし、数百万のニューロンで高いモデル複雑性を達成することができる。
市販の光電子部品を用いたプロトタイプシステムは,最先端のグラフィックス処理ユニットの性能を超越している。
論文 参考訳（メタデータ） (2020-08-26T16:34:58Z) - Entanglement generation via power-of-SWAP operations between dynamic
electron-spin qubits [62.997667081978825]
表面音響波(SAW)は、圧電材料内で動く量子ドットを生成することができる。
動的量子ドット上の電子スピン量子ビットがどのように絡み合うかを示す。
論文 参考訳（メタデータ） (2020-01-15T19:00:01Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。