論文の概要: Architect of the Bits World: Masked Autoregressive Modeling for Circuit Generation Guided by Truth Table

• arxiv url: http://arxiv.org/abs/2502.12751v1
• Date: Tue, 18 Feb 2025 11:13:03 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-02-19 14:06:22.441449
• Title: Architect of the Bits World: Masked Autoregressive Modeling for Circuit Generation Guided by Truth Table
• Title（参考訳）: ビット世界のアーキテクト:真理表による回路生成のためのマスク付き自己回帰モデリング
• Authors: Haoyuan Wu, Haisheng Zheng, Shoubo Hu, Zhuolun He, Bei Yu,
• Abstract要約: 本稿では,回路生成のための条件生成モデルと微分可能なアーキテクチャ探索(DAS)を組み合わせた新しい手法を提案する。 まず、Circuit AutoEncoderに基づいてトレーニングされた回路トークンであるCircuitVQを紹介する。 次に,トークンとしてCircuitVQを活用するマスク付き自己回帰モデルであるCircuitARを開発した。
• 参考スコア（独自算出の注目度）: 5.300504429005315
• License:
• Abstract: Logic synthesis, a critical stage in electronic design automation (EDA), optimizes gate-level circuits to minimize power consumption and area occupancy in integrated circuits (ICs). Traditional logic synthesis tools rely on human-designed heuristics, often yielding suboptimal results. Although differentiable architecture search (DAS) has shown promise in generating circuits from truth tables, it faces challenges such as high computational complexity, convergence to local optima, and extensive hyperparameter tuning. Consequently, we propose a novel approach integrating conditional generative models with DAS for circuit generation. Our approach first introduces CircuitVQ, a circuit tokenizer trained based on our Circuit AutoEncoder We then develop CircuitAR, a masked autoregressive model leveraging CircuitVQ as the tokenizer. CircuitAR can generate preliminary circuit structures from truth tables, which guide DAS in producing functionally equivalent circuits. Notably, we observe the scalability and emergent capability in generating complex circuit structures of our CircuitAR models. Extensive experiments also show the superior performance of our method. This research bridges the gap between probabilistic generative models and precise circuit generation, offering a robust solution for logic synthesis.
• Abstract（参考訳）: 論理合成は電子設計自動化(EDA)において重要な段階であり、集積回路(IC)における電力消費と面積占有を最小化するためにゲートレベルの回路を最適化する。 伝統的な論理合成ツールは人間設計のヒューリスティックに頼り、しばしば準最適結果をもたらす。 微分可能アーキテクチャサーチ(DAS)は真理表からの回路生成において有望であるが,計算複雑性の増大,局所最適収束,広範ハイパーパラメータチューニングといった課題に直面している。 そこで本研究では,条件付き生成モデルとDASを組み合わせた回路生成手法を提案する。 次に,CircuitVQをトークンとして活用したマスク付き自己回帰モデルであるCircuitARを開発した。 CircuitARは真理表から予備回路構造を生成することができ、DASが機能的に等価な回路を生成するのを導く。 特に、CircuitARモデルの複雑な回路構造を生成する際のスケーラビリティと創発性について考察する。 また,本手法の優れた性能を示す実験も行った。 この研究は確率的生成モデルと正確な回路生成のギャップを埋め、論理合成のための堅牢な解を提供する。

関連論文リスト

• Supervised Learning for Analog and RF Circuit Design: Benchmarks and Comparative Insights [10.354863964933019]
  本研究では,様々な回路タイプにわたる性能仕様から回路パラメータを設計するための教師付きMLに基づくアプローチについて検討する。 その結果,低雑音増幅器などの単純な回路は,平均相対誤差を0.3%以下と極めて精度が高いことがわかった。 異種回路では、トレーニングデータの増加により誤差の88%が減少し、受信側は平均相対誤差を0.23%以下とした。
  論文  参考訳（メタデータ） (2025-01-21T02:48:23Z)
• ShortCircuit: AlphaZero-Driven Circuit Design [12.3162550019215]
  チップ設計は、真理表のような関数記述からAND-Inverter Graphs(AIG)のような回路を生成することに大きく依存している。 近年のディープラーニングの進歩は回路設計を加速することを目的としているが、これらの取り組みは主に合成以外のタスクに焦点を当てている。 本稿では,AIGの構造特性を活用し,効率的な宇宙探査を行う新しいトランスフォーマーアーキテクチャであるShortCircuitを紹介する。
  論文  参考訳（メタデータ） (2024-08-19T10:03:14Z)
• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• CIRCUITSYNTH: Leveraging Large Language Models for Circuit Topology Synthesis [7.131266114437393]
  有効な回路トポロジの自動合成を容易にするためにLCMを利用する新しい手法であるCIRCUITSYNTHを導入する。 提案手法は,回路効率の向上と出力電圧の特定を目的とした今後の研究の基盤となる。
  論文  参考訳（メタデータ） (2024-06-06T01:59:59Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• A Circuit Domain Generalization Framework for Efficient Logic Synthesis in Chip Design [92.63517027087933]
  論理合成(LS)の重要な課題は、回路を等価な機能を持つ単純化回路に変換することである。 この課題に対処するため、多くのLS演算子は、入力DAG上の各ノードに根付いたサブグラフに逐次変換を適用する。 本稿では,データ駆動型LS演算子のパラダイムであるPruneXを提案する。
  論文  参考訳（メタデータ） (2023-08-22T16:18:48Z)
• Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
  シミュレーションの少ない機械学習(ML)アプローチを提案する。 提案手法により,OCCを全回路の仕様に近づけることができることを示す。
  論文  参考訳（メタデータ） (2023-06-23T12:57:46Z)
• Transformers as Statisticians: Provable In-Context Learning with In-Context Algorithm Selection [88.23337313766353]
  この研究はまず、変換器がICLを実行するための包括的な統計理論を提供する。 コンテクストにおいて、トランスフォーマーは、幅広い種類の標準機械学習アルゴリズムを実装可能であることを示す。 エンフィングル変換器は、異なるベースICLアルゴリズムを適応的に選択することができる。
  論文  参考訳（メタデータ） (2023-06-07T17:59:31Z)
• End-to-End Meta-Bayesian Optimisation with Transformer Neural Processes [52.818579746354665]
  本稿では,ニューラルネットワークを一般化し,トランスフォーマーアーキテクチャを用いて獲得関数を学習する,エンド・ツー・エンドの差別化可能な最初のメタBOフレームワークを提案する。 我々は、この強化学習(RL)によるエンドツーエンドのフレームワークを、ラベル付き取得データの欠如に対処できるようにします。
  論文  参考訳（メタデータ） (2023-05-25T10:58:46Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。