論文の概要: Real-time feedback protocols for optimizing fault-tolerant two-qubit
gate fidelities in a silicon spin system
- arxiv url: http://arxiv.org/abs/2309.12541v1
- Date: Thu, 21 Sep 2023 23:45:13 GMT
- ステータス: 処理完了
- システム内更新日: 2023-09-25 16:34:01.264893
- Title: Real-time feedback protocols for optimizing fault-tolerant two-qubit
gate fidelities in a silicon spin system
- Title（参考訳）: シリコンスピン系における耐故障性2量子ゲート特性の最適化のためのリアルタイムフィードバックプロトコル
- Authors: Nard Dumoulin Stuyck, Amanda E. Seedhouse, Santiago Serrano, Tuomo
Tanttu, Will Gilbert, Jonathan Yue Huang, Fay Hudson, Kohei M. Itoh, Arne
Laucht, Wee Han Lim, Chih Hwan Yang, Andre Saraiva, Andrew S. Dzurak
- Abstract要約: いくつかのグループは、半導体スピン量子ビット系において99%以上の2量子ゲート忠実性を示した。
我々は,最先端のFPGAハードウェアに最適化され,実装された,シングルキュービットと2キュービットのパラメータフィードバックプロトコルをいくつか提示する。
収集したフィードバックデータに対するウェーブレット解析を用いて、システム内の異なるノイズ源についての洞察を得る。
- 参考スコア（独自算出の注目度）: 0.2981781876202281
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Recently, several groups have demonstrated two-qubit gate fidelities in
semiconductor spin qubit systems above 99%. Achieving this regime of
fault-tolerant compatible high fidelities is nontrivial and requires exquisite
stability and precise control over the different qubit parameters over an
extended period of time. This can be done by efficiently calibrating qubit
control parameters against different sources of micro- and macroscopic noise.
Here, we present several single- and two-qubit parameter feedback protocols,
optimised for and implemented in state-of-the-art fast FPGA hardware.
Furthermore, we use wavelet-based analysis on the collected feedback data to
gain insight into the different sources of noise in the system. Scalable
feedback is an outstanding challenge and the presented implementation and
analysis gives insight into the benefits and drawbacks of qubit parameter
feedback, as feedback related overhead increases. This work demonstrates a
pathway towards robust qubit parameter feedback and systematic noise analysis,
crucial for mitigation strategies towards systematic high-fidelity qubit
operation compatible with quantum error correction protocols.
- Abstract（参考訳）: 最近、いくつかのグループが半導体スピン量子ビット系において99%以上の2量子ゲート忠実性を示した。
このフォールトトレラントな互換性の高い高フィデリティの実現は、非自明で、長期間にわたって異なる量子ビットパラメータの厳密な安定性と正確な制御を必要とする。
これは、マイクロノイズとマクロノイズの異なる源に対して、量子ビット制御パラメータを効率的に校正することで実現できる。
本稿では,現状の高速FPGAハードウェアに最適化され,実装された,シングルキュービットと2キュービットのパラメータフィードバックプロトコルについて述べる。
さらに、収集したフィードバックデータに対するウェーブレット解析を用いて、システム内の異なるノイズ源についての洞察を得る。
提案された実装と分析は、フィードバックに関連するオーバーヘッドが増加するにつれて、キュービットパラメータフィードバックの利点と欠点に関する洞察を与えてくれる。
本研究は、量子誤り訂正プロトコルと互換性のある系統的高忠実な量子ビット演算への緩和戦略として、ロバストな量子ビットパラメータフィードバックとシステマティックノイズ解析への道筋を示す。
関連論文リスト
- Efficient reconstruction, benchmarking and validation of cross-talk
models in readout noise in near-term quantum devices [3.1410859223862113]
このプロトコルは、読み出し雑音における$k-$ローカルなクロストーク効果の効率的な評価を可能にする。
本稿では,QDOTデータにより,読み出し雑音におけるPOVM演算子,相関,コヒーレンスなどの情報が得られることを示す。
79 qubit Rigetti および 127 qubit IBM デバイスにおけるクロストーク効果について検討する。
論文 参考訳（メタデータ） (2023-11-17T17:33:29Z) - Charge-parity switching effects and optimisation of transmon-qubit design parameters [0.0]
包括的雑音モデルに基づく量子ビット設計パラメータの最適範囲を同定する。
電荷パリティスイッチは、2量子ゲートの準粒子関連エラー源となる。
本稿では,量子回路実行のための性能指標を提案する。
論文 参考訳（メタデータ） (2023-09-29T12:05:27Z) - Improve Noise Tolerance of Robust Loss via Noise-Awareness [60.34670515595074]
本稿では,NARL-Adjuster(NARL-Adjuster for brevity)と呼ばれる,ハイパーパラメータ予測関数を適応的に学習するメタラーニング手法を提案する。
4つのSOTAロバストな損失関数を我々のアルゴリズムに統合し,提案手法の一般性および性能をノイズ耐性と性能の両面で検証した。
論文 参考訳（メタデータ） (2023-01-18T04:54:58Z) - The effect of fast noise on the fidelity of trapped-ions quantum gates [0.0]
トラップイオン系における1および2量子ゲートの忠実度に及ぼす高速ノイズの影響について検討した。
我々の分析は、量子ハードウェアプラットフォームとゲートの認知を導くのに役立ち、フォールトトレラントな量子コンピューティングへの忠実性を向上させるのに役立ちます。
論文 参考訳（メタデータ） (2022-08-06T19:37:00Z) - Data post-processing for the one-way heterodyne protocol under
composable finite-size security [62.997667081978825]
本研究では,実用的連続可変(CV)量子鍵分布プロトコルの性能について検討する。
ヘテロダイン検出を用いたガウス変調コヒーレント状態プロトコルを高信号対雑音比で検討する。
これにより、プロトコルの実践的な実装の性能を調べ、上記のステップに関連付けられたパラメータを最適化することができる。
論文 参考訳（メタデータ） (2022-05-20T12:37:09Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳（メタデータ） (2021-07-13T20:08:04Z) - Accurate methods for the analysis of strong-drive effects in parametric
gates [94.70553167084388]
正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。
我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
論文 参考訳（メタデータ） (2021-07-06T02:02:54Z) - Composably secure data processing for Gaussian-modulated continuous
variable quantum key distribution [58.720142291102135]
連続可変量子鍵分布(QKD)は、ボソニックモードの二次構造を用いて、2つのリモートパーティ間の秘密鍵を確立する。
構成可能な有限サイズセキュリティの一般的な設定におけるホモダイン検出プロトコルについて検討する。
特に、ハイレート(非バイナリ)の低密度パリティチェックコードを使用する必要のあるハイシグネチャ・ツー・ノイズ・システマを解析する。
論文 参考訳（メタデータ） (2021-03-30T18:02:55Z) - Correcting correlated errors for quantum gates in multi-qubit systems
using smooth pulse control [0.0]
マルチキュービットシステムでは、他のキュービットとの不要な相互作用による相関誤差が、量子コンピュータをスケールアップするための大きな障害の1つである。
このようなノイズを補正する2つの手法を提案し,高い忠実度とロバスト性を示す。
論文 参考訳（メタデータ） (2021-03-15T07:24:33Z) - PRVNet: A Novel Partially-Regularized Variational Autoencoders for
Massive MIMO CSI Feedback [15.972209500908642]
ユーザ装置(UE)は、多重出力多重出力周波数分割二重化(MIMO-FDD)システムにおいて、ダウンリンクチャネル状態情報(CSI)を基地局に送信し、リンク状況を報告する。
本稿では,変分オートエンコーダ(VAE)にインスパイアされたニューラルネットワークアーキテクチャであるPRVNetを紹介し,基地局に送信する前にCSI行列を圧縮する。
論文 参考訳（メタデータ） (2020-11-09T04:07:45Z) - Efficient and robust certification of genuine multipartite entanglement
in noisy quantum error correction circuits [58.720142291102135]
実効多部絡み(GME)認証のための条件付き目撃手法を導入する。
線形な二分割数における絡み合いの検出は, 多数の測定値によって線形にスケールし, GMEの認証に十分であることを示す。
本手法は, 距離3の位相的カラーコードとフラグベースの耐故障バージョンにおける安定化作用素の雑音可読化に適用する。
論文 参考訳（メタデータ） (2020-10-06T18:00:07Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。