論文の概要: Evasive Hardware Trojan through Adversarial Power Trace

• arxiv url: http://arxiv.org/abs/2401.02342v1
• Date: Thu, 4 Jan 2024 16:28:15 GMT
• ステータス: 処理完了
• システム内更新日: 2024-01-05 14:47:35.926291
• Title: Evasive Hardware Trojan through Adversarial Power Trace
• Title（参考訳）: 逆パワートレースによるハードウェアトロイの木馬の回避
• Authors: Behnam Omidi, Khaled N. Khasawneh, Ihsen Alouani
• Abstract要約: 我々は,HT検出をバイパスするためのHT難読化(HTO)手法を提案する。 HTOはASICとFPGA用の1つのトランジスタで実装できる。 適応攻撃者は、スペクトルノイズ予算で設計を制約することで、まだ回避可能なHTOを設計可能であることを示す。
• 参考スコア（独自算出の注目度）: 6.949268510101616
• License: http://creativecommons.org/publicdomain/zero/1.0/
• Abstract: The globalization of the Integrated Circuit (IC) supply chain, driven by time-to-market and cost considerations, has made ICs vulnerable to hardware Trojans (HTs). Against this threat, a promising approach is to use Machine Learning (ML)-based side-channel analysis, which has the advantage of being a non-intrusive method, along with efficiently detecting HTs under golden chip-free settings. In this paper, we question the trustworthiness of ML-based HT detection via side-channel analysis. We introduce a HT obfuscation (HTO) approach to allow HTs to bypass this detection method. Rather than theoretically misleading the model by simulated adversarial traces, a key aspect of our approach is the design and implementation of adversarial noise as part of the circuitry, alongside the HT. We detail HTO methodologies for ASICs and FPGAs, and evaluate our approach using TrustHub benchmark. Interestingly, we found that HTO can be implemented with only a single transistor for ASIC designs to generate adversarial power traces that can fool the defense with 100% efficiency. We also efficiently implemented our approach on a Spartan 6 Xilinx FPGA using 2 different variants: (i) DSP slices-based, and (ii) ring-oscillator-based design. Additionally, we assess the efficiency of countermeasures like spectral domain analysis, and we show that an adaptive attacker can still design evasive HTOs by constraining the design with a spectral noise budget. In addition, while adversarial training (AT) offers higher protection against evasive HTs, AT models suffer from a considerable utility loss, potentially rendering them unsuitable for such security application. We believe this research represents a significant step in understanding and exploiting ML vulnerabilities in a hardware security context, and we make all resources and designs openly available online: https://dev.d18uu4lqwhbmka.amplifyapp.com
• Abstract（参考訳）: 集積回路(IC)サプライチェーンのグローバル化は、市場投入時間とコストを考慮したもので、ICをハードウェアトロイの木馬(HT)に脆弱にしている。 この脅威に対して、有望なアプローチは機械学習(ML)ベースのサイドチャネル分析を使用することである。 本稿では,MLに基づくHT検出の信頼性をサイドチャネル解析により疑う。 我々は,この検出方法をhtsがバイパスできるように,ht難読化(hto)アプローチを導入する。 理論的には逆トレースをシミュレーションすることでモデルを誤解させるのではなく、HTとともに回路の一部としての逆ノイズの設計と実装が我々のアプローチの重要な側面である。 ASICとFPGAのHTO手法を詳述し、TrustHubベンチマークを用いて我々のアプローチを評価する。 興味深いことに、HTOはASIC設計のための1つのトランジスタだけで実装でき、100%効率で防御を騙すことができる。 また,Spartan 6 Xilinx FPGAに対して,2つの異なる変種を用いたアプローチを効率よく実装した。 (i)DSPスライスベース、及び (ii)リングオシレータに基づく設計。 さらに, スペクトル領域分析などの対策の効率を評価し, 適応攻撃者はスペクトル雑音予算で設計を制約することにより, 回避型htoを設計できることを示した。 さらに、敵の訓練(AT)は回避可能なHTに対して高い保護を提供するが、ATモデルはかなりの実用上の損失を被り、そのようなセキュリティアプリケーションには適さない可能性がある。 この研究は、ハードウェアセキュリティコンテキストにおけるML脆弱性の理解と活用における重要なステップであり、すべてのリソースと設計をオンラインで公開しています。

関連論文リスト

• Digital Twin-Assisted Federated Learning with Blockchain in Multi-tier Computing Systems [67.14406100332671]
  産業用 4.0 システムでは、リソース制約のあるエッジデバイスが頻繁にデータ通信を行う。 本稿では,デジタルツイン (DT) とフェデレーション付きデジタルツイン (FL) 方式を提案する。 提案手法の有効性を数値解析により検証した。
  論文  参考訳（メタデータ） (2024-11-04T17:48:02Z)
• Hiding in Plain Sight: Reframing Hardware Trojan Benchmarking as a Hide&Seek Modification [0.0]
  本研究は,ハードウェアトロイジャン検出(HT)の現実的問題を明確に定義することにより,ハードウェア設計分野におけるセキュリティ研究の進展に焦点を当てる。 目的は、HT検出をより現実世界に密にモデル化することであり、すなわち、回路がHTに感染しているかどうかを検知剤が認識していないようなThe Seeker's Dilemmaと記述することである。
  論文  参考訳（メタデータ） (2024-10-21T00:45:20Z)
• Physical Layer Deception with Non-Orthogonal Multiplexing [52.11755709248891]
  本稿では,ワイヤタッピングの試みに積極的に対処する物理層騙し(PLD)の枠組みを提案する。 PLDはPLSと偽装技術を組み合わせることで、積極的に盗聴の試みに対処する。 本研究では,PLDフレームワークの有効性を詳細な分析で証明し,従来のPLS手法よりも優れていることを示す。
  論文  参考訳（メタデータ） (2024-06-30T16:17:39Z)
• Lazy Layers to Make Fine-Tuned Diffusion Models More Traceable [70.77600345240867]
  新たな任意の任意配置(AIAO)戦略は、微調整による除去に耐性を持たせる。 拡散モデルの入力/出力空間のバックドアを設計する既存の手法とは異なり,本手法では,サンプルサブパスの特徴空間にバックドアを埋め込む方法を提案する。 MS-COCO,AFHQ,LSUN,CUB-200,DreamBoothの各データセットに関する実証研究により,AIAOの堅牢性が確認された。
  論文  参考訳（メタデータ） (2024-05-01T12:03:39Z)
• The Seeker's Dilemma: Realistic Formulation and Benchmarking for Hardware Trojan Detection [0.0]
  本研究は,ハードウェアトロイジャン検出(HT)の現実的問題を明確に定義することにより,ハードウェア設計分野におけるセキュリティ研究の進展に焦点を当てる。 目標は、HT検出をより現実世界に近いものにモデル化すること、すなわち、この問題を"The Seeker's Dilemma"と表現することである。 我々はHTフリーとHT感染した再構成回路を混合したベンチマークを作成する。
  論文  参考訳（メタデータ） (2024-02-27T22:14:01Z)
• Scalable Ensemble-based Detection Method against Adversarial Attacks for speaker verification [73.30974350776636]
  本稿では,一貫した枠組みにおける主流浄化手法を包括的に比較する。 本稿では, 検出のための高度浄化モジュールを組み込んだ, 簡単に追従できるアンサンブル手法を提案する。
  論文  参考訳（メタデータ） (2023-12-14T03:04:05Z)
• DeMiST: Detection and Mitigation of Stealthy Analog Hardware Trojans [0.21301560294088315]
  キャパシタンスベースのAHT(Analog Hardware Trojan)は、既存のほとんどのHT検出技術をバイパスできる最もステルスなHTの1つである。 本稿では,そのようなキャパシタンスに基づくAHTの検出手法を提案する。
  論文  参考訳（メタデータ） (2023-10-06T03:45:41Z)
• Trojan Playground: A Reinforcement Learning Framework for Hardware Trojan Insertion and Detection [0.0]
  現在のハードウェアトロイジャン(HT)検出技術は、主に限られたHTベンチマークに基づいて開発されている。 本稿では,これらの欠点に対処する最初の自動強化学習(RL) HT挿入検出フレームワークを紹介する。
  論文  参考訳（メタデータ） (2023-05-16T16:42:07Z)
• FLIP: A Provable Defense Framework for Backdoor Mitigation in Federated Learning [66.56240101249803]
  我々は,クライアントの強固化がグローバルモデル(および悪意のあるクライアント)に与える影響について検討する。 本稿では, 逆エンジニアリングによる防御手法を提案するとともに, 堅牢性を保証して, 改良を実現できることを示す。 競合する8つのSOTA防御法について, 単発および連続のFLバックドア攻撃に対して, 提案手法の実証的優位性を示した。
  論文  参考訳（メタデータ） (2022-10-23T22:24:03Z)
• ATTRITION: Attacking Static Hardware Trojan Detection Techniques Using Reinforcement Learning [6.87143729255904]
  我々は強化学習(RL)を用いた自動でスケーラブルで実用的な攻撃フレームワークATTRITIONを開発した。 ATTRITIONは2つのHT検出カテゴリにわたる8つの検出テクニックを回避し、その挙動を示す。 我々は、ATTRITIONが、広く使われている学術スイートから、オープンソースのMIPSやmor1kxプロセッサ、AESやGPSモジュールなど、より大きな設計まで、さまざまな設計を評価することによって、検出技術を回避する能力を実証する。
  論文  参考訳（メタデータ） (2022-08-26T23:47:47Z)
• SADet: Learning An Efficient and Accurate Pedestrian Detector [68.66857832440897]
  本稿では,一段検出器の検出パイプラインに対する一連の最適化手法を提案する。 効率的な歩行者検出のための単発アンカーベース検出器(SADet)を形成する。 構造的には単純だが、VGA解像度の画像に対して最先端の結果と20ドルFPSのリアルタイム速度を示す。
  論文  参考訳（メタデータ） (2020-07-26T12:32:38Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。