論文の概要: HDReason: Algorithm-Hardware Codesign for Hyperdimensional Knowledge Graph Reasoning

• arxiv url: http://arxiv.org/abs/2403.05763v1
• Date: Sat, 9 Mar 2024 02:17:43 GMT
• ステータス: 処理完了
• システム内更新日: 2024-03-13 12:31:24.009317
• Title: HDReason: Algorithm-Hardware Codesign for Hyperdimensional Knowledge Graph Reasoning
• Title（参考訳）: HDReason:超次元知識グラフ推論のためのアルゴリズムハードウェア符号
• Authors: Hanning Chen, Yang Ni, Ali Zakeri, Zhuowen Zou, Sanggeon Yun, Fei Wen, Behnam Khaleghi, Narayan Srinivasa, Hugo Latapie, and Mohsen Imani
• Abstract要約: 軽量機械学習のための有望なソリューションとして、ブレインインスパイアされた超次元コンピューティング(HDC)が導入された。 本稿では,HDCを,本質的により効率的でアクセラレーションに親しみやすい知識グラフ補完(KGC)アルゴリズムに活用する。 また、FPGAプラットフォームをターゲットにしたHDReasonというアクセラレーションフレームワークを共同設計しました。
• 参考スコア（独自算出の注目度）: 18.790512589967875
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: In recent times, a plethora of hardware accelerators have been put forth for graph learning applications such as vertex classification and graph classification. However, previous works have paid little attention to Knowledge Graph Completion (KGC), a task that is well-known for its significantly higher algorithm complexity. The state-of-the-art KGC solutions based on graph convolution neural network (GCN) involve extensive vertex/relation embedding updates and complicated score functions, which are inherently cumbersome for acceleration. As a result, existing accelerator designs are no longer optimal, and a novel algorithm-hardware co-design for KG reasoning is needed. Recently, brain-inspired HyperDimensional Computing (HDC) has been introduced as a promising solution for lightweight machine learning, particularly for graph learning applications. In this paper, we leverage HDC for an intrinsically more efficient and acceleration-friendly KGC algorithm. We also co-design an acceleration framework named HDReason targeting FPGA platforms. On the algorithm level, HDReason achieves a balance between high reasoning accuracy, strong model interpretability, and less computation complexity. In terms of architecture, HDReason offers reconfigurability, high training throughput, and low energy consumption. When compared with NVIDIA RTX 4090 GPU, the proposed accelerator achieves an average 10.6x speedup and 65x energy efficiency improvement. When conducting cross-models and cross-platforms comparison, HDReason yields an average 4.2x higher performance and 3.4x better energy efficiency with similar accuracy versus the state-of-the-art FPGA-based GCN training platform.
• Abstract（参考訳）: 近年,頂点分類やグラフ分類といったグラフ学習の分野では,ハードウェアアクセラレータが多用されている。 しかし、これまでの研究は、アルゴリズムの複雑さが著しく高いことでよく知られているKGC(Knowledge Graph Completion)にほとんど関心を示さなかった。 グラフ畳み込みニューラルネットワーク(GCN)に基づく最先端のKGCソリューションは、広範囲な頂点/相対的埋め込み更新と複雑なスコア関数を含む。 その結果、既存の加速器の設計はもはや最適ではなく、KG推論のための新しいアルゴリズム-ハードウェア共設計が必要である。 近年、脳にインスパイアされた超次元コンピューティング(hdc)が、軽量機械学習、特にグラフ学習アプリケーションのための有望なソリューションとして紹介されている。 本稿では,HDCを本質的に効率的かつアクセラレーションに優しいKGCアルゴリズムとして活用する。 また、FPGAプラットフォームをターゲットにしたHDReasonというアクセラレーションフレームワークを共同設計しました。 アルゴリズムレベルでは、HDReasonは高い推論精度、強いモデル解釈可能性、より少ない計算複雑性のバランスを達成する。 アーキテクチャの面では、HDReasonは再構成可能性、高いトレーニングスループット、低エネルギー消費を提供する。 nvidia rtx 4090 gpuと比較すると、平均10.6倍のスピードアップと65倍のエネルギー効率向上を達成している。 クロスモデルとクロスプラットフォームの比較を行う場合、HDReasonは最新のFPGAベースのGCNトレーニングプラットフォームと同等の精度で平均4.2倍の性能と3.4倍のエネルギー効率が得られる。

関連論文リスト

• Accel-GCN: High-Performance GPU Accelerator Design for Graph Convolution Networks [12.181052673940465]
  グラフ畳み込みネットワーク(GCN)は、様々な領域にわたるグラフデータから潜伏情報を抽出する上で重要である。 本稿では,GCNのためのGPUアクセラレータアーキテクチャであるAccel-GCNを紹介する。 18のベンチマークグラフに対するAccel-GCNの評価では、cuSPARSE、GNNAdvisor、Graph-BLASTをそれぞれ1.17倍、1.86倍、2.94倍で上回っている。
  論文  参考訳（メタデータ） (2023-08-22T23:12:17Z)
• INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
  計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。 InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。 1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
  論文  参考訳（メタデータ） (2023-08-11T04:24:39Z)
• Scalable Graph Convolutional Network Training on Distributed-Memory Systems [5.169989177779801]
  グラフ畳み込みネットワーク(GCN)はグラフの深層学習に広く利用されている。 グラフ上の畳み込み操作は不規則なメモリアクセスパターンを誘導するので、GCNトレーニングのためのメモリと通信効率の並列アルゴリズムを設計することはユニークな課題である。 本稿では,大規模プロセッサ数にスケールする並列トレーニングアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2022-12-09T17:51:13Z)
• A Comprehensive Study on Large-Scale Graph Training: Benchmarking and Rethinking [124.21408098724551]
  グラフニューラルネットワーク(GNN)の大規模グラフトレーニングは、非常に難しい問題である 本稿では,既存の問題に対処するため,EnGCNという新たなアンサンブルトレーニング手法を提案する。 提案手法は,大規模データセット上でのSOTA(State-of-the-art)の性能向上を実現している。
  論文  参考訳（メタデータ） (2022-10-14T03:43:05Z)
• Learning to Solve Combinatorial Graph Partitioning Problems via Efficient Exploration [72.15369769265398]
  実験により、ECORDは最大カット問題に対するRLアルゴリズムのための新しいSOTAを実現する。 最も近い競合と比較して、ECORDは最適性ギャップを最大73%削減する。
  論文  参考訳（メタデータ） (2022-05-27T17:13:10Z)
• GraphHD: Efficient graph classification using hyperdimensional computing [58.720142291102135]
  本稿では,HDCを用いたグラフ分類のベースライン手法を提案する。 実世界のグラフ分類問題におけるGraphHDの評価を行った。 その結果,最新のグラフニューラルネットワーク (GNN) と比較すると,提案手法の精度は同等であることがわかった。
  論文  参考訳（メタデータ） (2022-05-16T17:32:58Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• SPA-GCN: Efficient and Flexible GCN Accelerator with an Application for Graph Similarity Computation [7.54579279348595]
  本稿では,グラフ上のグラフ畳み込みネットワーク(GCN)を高速化するための,SPA-GCNと呼ばれる柔軟なアーキテクチャを提案する。 SPA-GCNはマルチコアCPU実装やGPU実装と比較して高速に動作可能であることを示す。
  論文  参考訳（メタデータ） (2021-11-10T20:47:57Z)
• Optimizing Memory Placement using Evolutionary Graph Reinforcement Learning [56.83172249278467]
  大規模検索空間を対象とした進化グラフ強化学習(EGRL)を提案する。 我々は、推論のために、Intel NNP-Iチップ上で、我々のアプローチを直接訓練し、検証する。 また,NNP-Iコンパイラと比較して28～78%の高速化を実現している。
  論文  参考訳（メタデータ） (2020-07-14T18:50:12Z)
• GraphACT: Accelerating GCN Training on CPU-FPGA Heterogeneous Platforms [1.2183405753834562]
  グラフ畳み込みネットワーク(GCN)は、グラフ上での表現学習のための最先端のディープラーニングモデルとして登場した。 実質的かつ不規則なデータ通信のため、GCNの訓練を加速することは困難である。 我々はCPU-FPGAヘテロジニアスシステム上でGCNをトレーニングするための新しいアクセラレータを設計する。
  論文  参考訳（メタデータ） (2019-12-31T21:19:01Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。