論文の概要: RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation
- arxiv url: http://arxiv.org/abs/2404.07426v1
- Date: Thu, 11 Apr 2024 01:42:01 GMT
- ステータス: 処理完了
- システム内更新日: 2024-04-12 15:18:26.813986
- Title: RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation
- Title(参考訳): セキュアなハードウェア生成のためのポリモルフィックスイッチボックスによるRTLインターコネクションの難読化
- Authors: Haimanti Chakraborty, Ranga Vemuri,
- Abstract要約: ポリモルフィックトランジスタで構成されたスイッチボックス(SB)を用いたレジスタ・トランスファーレベル(RTL)における相互接続難読化方式を提案する。
ポリモルフィックSBは、補体-金属-酸化物-半導体系と同一のトランジスタ数で設計することができる。
- 参考スコア(独自算出の注目度): 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Logic Obfuscation is a well renowned design-for-trust solution to protect an Integrated Circuit (IC) from unauthorized use and illegal overproduction by including key-gates to lock the design. This is particularly necessary for ICs manufactured at untrusted third-party foundries getting exposed to security threats. In the past, several logic obfuscation methodologies have been proposed that are vulnerable to attacks such as the Boolean Satisfiability Attack. Many of these techniques are implemented at the gate level that may involve expensive re-synthesis cycles. In this paper, we present an interconnect obfuscation scheme at the Register-Transfer Level (RTL) using Switch Boxes (SBs) constructed of Polymorphic Transistors. A polymorphic SB can be designed using the same transistor count as its Complementary-Metal-Oxide-Semiconductor based counterpart, thereby no increased area in comparison, but serving as an advantage in having more key-bit combinations for an attacker to correctly identify and unlock each polymorphic SB. Security-aware high-level synthesis algorithms have also been presented to increase RTL interconnects to Functional Units impacting multiple outputs such that when a polymorphic SB is strategically inserted, those outputs would be corrupted upon incorrect key-bit identification. Finally, we run the SMT (Satisfiability Modulo Theories)-based RTL Logic Attack on the obfuscated design to examine its robustness.
- Abstract(参考訳): Logic Obfuscationは、IC(Integrated Circuit)を不正な使用や不正なオーバープロダクションから保護するために、設計をロックするキーゲートを含むことで有名である。
これは、信頼できないサードパーティファウンデーションで製造されたICが、セキュリティ上の脅威にさらされることに特に必要である。
過去には、ブール満足度攻撃のような攻撃に弱いいくつかの論理難読化手法が提案されている。
これらの技術の多くは、高価な再合成サイクルを含む可能性のあるゲートレベルで実装されている。
本稿では,多相トランジスタで構成されたスイッチボックス (SB) を用いたレジスタ・トランスファーレベル (RTL) における相互接続型難読化方式を提案する。
ポリモルフィックSBは、補体-金属-酸化物-半導体系と同一のトランジスタ数で設計できるため、面積が増加しないが、攻撃者が各ポリモルフィックSBを正しく識別してアンロックする鍵ビットの組み合わせがより多くなるという利点がある。
セキュリティを意識した高レベル合成アルゴリズムも提示され、複数の出力に影響を与える機能ユニットへのRTL相互接続が増加し、多型SBが戦略的に挿入された場合、それらの出力は不正なキービット識別によって破損する。
最後に, SMT (Satisfiability Modulo Theories) ベースの RTL Logic Attack を難解な設計で実行し, その堅牢性について検討する。
関連論文リスト
- HOACS: Homomorphic Obfuscation Assisted Concealing of Secrets to Thwart Trojan Attacks in COTS Processor [0.6874745415692134]
ハードウェアトロイの木馬に対する秘密資産の機密性を確保するためのソフトウェア指向の対策を提案する。
提案したソリューションは、サプライチェーンエンティティを信頼する必要はなく、IC設計の分析や修正を必要としない。
我々は,AES(Advanced Encryption Standard)プログラムで秘密鍵を保護するために提案手法を実装し,詳細なセキュリティ分析を行った。
論文 参考訳(メタデータ) (2024-02-15T04:33:30Z) - Coding-Based Hybrid Post-Quantum Cryptosystem for Non-Uniform Information [53.85237314348328]
我々は、新しいハイブリッドユニバーサルネットワーク符号化暗号(NU-HUNCC)を導入する。
NU-HUNCCは,リンクのサブセットにアクセス可能な盗聴者に対して,個別に情報理論的に保護されていることを示す。
論文 参考訳(メタデータ) (2024-02-13T12:12:39Z) - CAC 2.0: A Corrupt and Correct Logic Locking Technique Resilient to Structural Analysis Attacks [2.949446809950691]
最先端の論理ロック技術は、顕著な腐敗と正当性(CAC)技術を含み、SATベースの攻撃と除去攻撃に耐性がある。
本稿では、難読化を用いた構造解析攻撃の探索空間を増大させるCAC 2.0と呼ばれる改良版CACを提案する。
本稿では,オープンソースの論理ロックツールHIIDについて紹介する。
論文 参考訳(メタデータ) (2024-01-13T19:09:22Z) - Scaling #DNN-Verification Tools with Efficient Bound Propagation and
Parallel Computing [57.49021927832259]
ディープニューラルネットワーク(DNN)は多くのシナリオで異常な結果を示した強力なツールです。
しかし、それらの複雑な設計と透明性の欠如は、現実世界のアプリケーションに適用する際の安全性上の懸念を提起する。
DNNの形式的検証(FV)は、安全面の証明可能な保証を提供する貴重なソリューションとして登場した。
論文 参考訳(メタデータ) (2023-12-10T13:51:25Z) - KRATT: QBF-Assisted Removal and Structural Analysis Attack Against Logic Locking [2.949446809950691]
KRATTは、最先端論理ロック技術に対する除去および構造解析攻撃である。
ロックされた回路をOL(Oracle-less)とOG(Oracle-guided)の脅威モデルの両方で扱うことができる。
OL脅威モデルでは高い精度でSsとDsの多数のキー入力を解読でき、OG脅威モデルではDsの秘密鍵を容易に見つけることができる。
論文 参考訳(メタデータ) (2023-11-10T10:51:00Z) - Deep Learning Assisted Multiuser MIMO Load Modulated Systems for
Enhanced Downlink mmWave Communications [68.96633803796003]
本稿では, マルチユーザ負荷変調アレイ (MU-LMA) に着目し, マイクロウェーブ (mmWave) マルチインプット・マルチアウトプット (MIMO) システムにおいて, マルチユーザ負荷変調アレイ (MU-LMA) の小型化とコスト削減を図っている。
ダウンリンクMU-LMAの既存のプリコーディングアルゴリズムは、自由度と複雑なシステム構成の低下に悩まされるサブアレイ構造化(SAS)送信機に依存している。
本稿では,FAS (Full-array Structured) 送信機を用いたMU-LMAシステムを提案し,それに応じて2つのアルゴリズムを提案する。
論文 参考訳(メタデータ) (2023-11-08T08:54:56Z) - Code Polymorphism Meets Code Encryption: Confidentiality and Side-Channel Protection of Software Components [0.0]
PolEnは、サイドチャネル攻撃を効果的に軽減するために、対策を組み合わせるツールチェーンとプロセッサアーキテクチャである。
コード暗号化はプロセッサ拡張によってサポートされ、マシン命令はCPU内でのみ復号化される。
プログラムの可観測環境を定期的に変更し、攻撃者が予測できないようにする。
論文 参考訳(メタデータ) (2023-10-11T09:16:10Z) - SOCI^+: An Enhanced Toolkit for Secure OutsourcedComputation on Integers [50.608828039206365]
本稿では,SOCIの性能を大幅に向上させるSOCI+を提案する。
SOCI+は、暗号プリミティブとして、高速な暗号化と復号化を備えた(2, 2)ホールドのPaillier暗号システムを採用している。
実験の結果,SOCI+は計算効率が最大5.4倍,通信オーバヘッドが40%少ないことがわかった。
論文 参考訳(メタデータ) (2023-09-27T05:19:32Z) - Modular decoding: parallelizable real-time decoding for quantum
computers [55.41644538483948]
リアルタイム量子計算は、ノイズの多い量子ハードウェアによって生成されたデータのストリームから論理的な結果を取り出すことができる復号アルゴリズムを必要とする。
本稿では,デコーディングの精度を犠牲にすることなく,最小限の追加通信でこの問題に対処できるモジュールデコーディングを提案する。
本稿では,格子探索型耐故障ブロックのモジュールデコーディングの具体例であるエッジ頂点分解について紹介する。
論文 参考訳(メタデータ) (2023-03-08T19:26:10Z) - Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。
資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。
境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
論文 参考訳(メタデータ) (2021-12-22T19:00:03Z) - Attack of the Genes: Finding Keys and Parameters of Locked Analog ICs
Using Genetic Algorithm [3.0396374367054784]
進化戦略に基づくアルゴリズムを用いて,アナログ難読化/ロック手法の安全性について検討する。
本稿では、ロックされたアナログ回路を完全に破壊できる遺伝的アルゴリズム(GA)を提案する。
我々は,より単純な満足度変調理論(SMT)に基づく共通アナログベンチマーク回路への攻撃を,組合せロックとパラメータバイアスによって回避する。
論文 参考訳(メタデータ) (2020-03-31T01:38:00Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。