論文の概要: Efficient and Scalable Architectures for Multi-Level Superconducting Qubit Readout

• arxiv url: http://arxiv.org/abs/2405.08982v2
• Date: Fri, 07 Mar 2025 22:25:33 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-03-11 20:09:43.640763
• Title: Efficient and Scalable Architectures for Multi-Level Superconducting Qubit Readout
• Title（参考訳）: マルチレベル超電導量子ビット読み出しのための効率的かつスケーラブルなアーキテクチャ
• Authors: Chaithanya Naik Mude, Satvik Maurya, Benjamin Lienhard, Swamit Tannu,
• Abstract要約: 多くのプロセッサのモダリティは本質的にマルチレベルシステムであり、計算部分空間の外のエネルギーレベルに時々リークする。 本稿では,FPGAのリソース使用量をベースラインと比較して60ドル削減する,スケーラブルで高忠実な3レベルリードアウトを提案する。 我々の設計では、オフザシェルのFPGA上での効率的なリアルタイム実装をサポートし、ベースラインよりも6.6%の読み出し精度の向上を実現している。
• 参考スコア（独自算出の注目度）: 0.8999666725996978
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Realizing the full potential of quantum computing requires large-scale quantum computers capable of running quantum error correction (QEC) to mitigate hardware errors and maintain quantum data coherence. While quantum computers operate within a two-level computational subspace, many processor modalities are inherently multi-level systems. This leads to occasional leakage into energy levels outside the computational subspace, complicating error detection and undermining QEC protocols. The problem is particularly severe in engineered qubit devices like superconducting transmons, a leading technology for fault-tolerant quantum computing. Addressing this challenge requires effective multi-level quantum system readout to identify and mitigate leakage errors. We propose a scalable, high-fidelity three-level readout that reduces FPGA resource usage by $60\times$ compared to the baseline while reducing readout time by 20\%, enabling faster leakage detection. By employing matched filters to detect relaxation and excitation error patterns and integrating a modular lightweight neural network to correct crosstalk errors, the protocol significantly reduces hardware complexity, achieving a $100\times$ reduction in neural network size. Our design supports efficient, real-time implementation on off-the-shelf FPGAs, delivering a 6.6\% relative improvement in readout accuracy over the baseline. This innovation enables faster leakage mitigation, enhances QEC reliability, and accelerates the path toward fault-tolerant quantum computing.
• Abstract（参考訳）: 量子コンピューティングの完全なポテンシャルを実現するには、ハードウェアエラーを軽減し、量子データの一貫性を維持するために量子エラー補正(QEC)を実行する大規模量子コンピュータが必要である。 量子コンピュータは2段階の計算サブ空間内で動作するが、多くのプロセッサのモダリティは本質的にマルチレベルシステムである。 これは時折計算部分空間外のエネルギーレベルにリークし、エラー検出を複雑化し、QECプロトコルを弱めてしまう。 この問題は、耐障害性量子コンピューティングの先駆的技術である超伝導トランスモンのような、エンジニアリングされた量子ビットデバイスでは特に深刻である。 この課題に対処するには、リークエラーを特定して軽減するために、効果的なマルチレベル量子システム読み込みが必要である。 本稿では,FPGAのリソース使用率をベースラインに対して60\times$で削減し,読み出し時間を20\%削減し,高速なリーク検出を実現する,スケーラブルで高忠実な3レベルリードアウトを提案する。 マッチしたフィルタを使用して緩和と励起エラーパターンを検出し、クロストークエラーを修正するためにモジュール式の軽量ニューラルネットワークを統合することで、このプロトコルはハードウェアの複雑さを大幅に減らし、ニューラルネットワークサイズを100ドル以上削減する。 我々の設計では、オフザシェルフFPGA上での効率的なリアルタイム実装をサポートし、ベースライン上での読み出し精度の6.6倍の相対的な改善を実現している。 このイノベーションは、高速なリーク緩和を可能にし、QEC信頼性を高め、フォールトトレラントな量子コンピューティングへの道を加速する。

関連論文リスト

• Transversal CNOT gate with multi-cycle error correction [1.7359033750147501]
  スケーラブルでプログラム可能な量子コンピュータは、コンピュータが合理的な時間枠で達成できない計算集約的なタスクを解く可能性を持ち、量子優位性を達成する。 現在の量子プロセッサのエラーに対する脆弱性は、実用的な問題に必要な複雑で深い量子回路の実行に重大な課題をもたらす。 我々の研究は、現在の世代の量子ハードウェアを用いた超伝導体ベースのプロセッサにおいて、論理的CNOTゲートとエラー検出を併用できる可能性を確立した。
  論文  参考訳（メタデータ） (2024-06-18T04:50:15Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• Coupler-Assisted Leakage Reduction for Scalable Quantum Error Correction with Superconducting Qubits [18.641408987868154]
  非計算状態へのリークは超伝導回路を含む量子システムにおいて一般的な問題である。 大規模超伝導量子プロセッサにおいて広く採用されているチューナブルカプラを用いた漏れ低減手法を提案し,実証する。 さらに、高い効率(98.1%)と計算サブスペース(0.58%)でのエラー率の低いキュービットレベルへのリークを低減し、QECサイクル中の時間関連エラーを抑制する。
  論文  参考訳（メタデータ） (2024-03-24T13:46:41Z)
• Fault-tolerant quantum architectures based on erasure qubits [49.227671756557946]
  我々は、支配的なノイズを既知の場所での消去に効率よく変換することで、消去量子ビットの考え方を利用する。 消去量子ビットと最近導入されたFloquet符号に基づくQECスキームの提案と最適化を行う。 以上の結果から, 消去量子ビットに基づくQECスキームは, より複雑であるにもかかわらず, 標準手法よりも著しく優れていることが示された。
  論文  参考訳（メタデータ） (2023-12-21T17:40:18Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Deep Quantum Error Correction [73.54643419792453]
  量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。 本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。 提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
  論文  参考訳（メタデータ） (2023-01-27T08:16:26Z)
• Scaling Qubit Readout with Hardware Efficient Machine Learning Architectures [0.0]
  本稿では,量子状態識別のための拡張性のあるニューラルネットワークとともに,マッチングフィルタの階層構造を用いて,量子状態の識別を改善するスケーラブルなアプローチを提案する。 我々は,既製のFPGA上で容易に実装可能なスケーラブルな設計により,ベースラインよりもはるかに高い読み出し精度(16.4%の相対的な改善)を実現している。
  論文  参考訳（メタデータ） (2022-12-07T19:00:09Z)
• Entanglement recovery in noisy binary quantum information protocols via three-qubit quantum error correction codes [0.0]
  本稿では,単純な3量子QEC符号が2量子系における絡み合いと非局所性を復元する効果について検討する。 本研究では, 絡み合いの急激な死を回避し, 対応プロトコルの性能を向上し, ノイズ振幅を大きくすることを示す。
  論文  参考訳（メタデータ） (2022-11-21T09:37:31Z)
• Overcoming leakage in scalable quantum error correction [128.39402546769284]
  計算状態から高エネルギー状態への量子情報の漏洩は、量子誤り訂正(QEC)の追求における大きな課題である。 本稿では,Sycamore量子プロセッサ上で,各サイクルの全てのキュービットから漏れが除去される距離3曲面符号と距離21ビットフリップ符号の実行を実演する。 本報告では, 論理状態を符号化したデータキュービットにおける定常リーク集団の10倍の減少と, デバイス全体の平均リーク人口の1/10〜3ドルの減少を報告した。
  論文  参考訳（メタデータ） (2022-11-09T07:54:35Z)
• Decomposition of high-rank factorized unitary coupled-cluster operators using ancilla and multi-qubit controlled low-rank counterparts [0.0]
  ゲート深さを小さくするために余剰量子ビットを使って交換する新しい方式を提案し, 高速なUCC励起演算子をかなり低い深さ回路に分解する。 これらの結果は、状態調整回路の深さを小さくするために耐故障性マシンが利用可能である場合でも有用である。
  論文  参考訳（メタデータ） (2021-11-04T02:12:18Z)
• Engineering fast bias-preserving gates on stabilized cat qubits [64.20602234702581]
  バイアス保存ゲートは、フォールトトレラント量子コンピューティングのリソースオーバーヘッドを大幅に削減することができる。 本研究では,非断熱誤差を克服するために,デリバティブに基づく漏洩抑制手法を適用した。
  論文  参考訳（メタデータ） (2021-05-28T15:20:21Z)
• Hardware-Efficient, Fault-Tolerant Quantum Computation with Rydberg Atoms [55.41644538483948]
  我々は中性原子量子コンピュータにおいてエラー源の完全な特徴付けを行う。 計算部分空間外の状態への原子量子ビットの崩壊に伴う最も重要なエラーに対処する,新しい,明らかに効率的な手法を開発した。 我々のプロトコルは、アルカリ原子とアルカリ原子の両方にエンコードされた量子ビットを持つ最先端の中性原子プラットフォームを用いて、近い将来に実装できる。
  論文  参考訳（メタデータ） (2021-05-27T23:29:53Z)
• Scalable Neural Decoder for Topological Surface Codes [0.0]
  本稿では,雑音およびシンドローム測定誤差を考慮に入れた安定化符号群に対するニューラルネットワークに基づくデコーダを提案する。 重要なイノベーションは、エラーシンドロームを小さなスケールで自動デコードすることである。 このような前処理によって,実用アプリケーションにおいて最大2桁の誤差率を効果的に削減できることを示す。
  論文  参考訳（メタデータ） (2021-01-18T19:02:09Z)
• Fault-tolerant qubit from a constant number of components [1.0499611180329804]
  複数の技術におけるゲートエラー率は、フォールトトレラント量子計算に必要なしきい値を下回っている。 本稿では,少数の実験部品から組み立てることができるフォールトトレラント量子コンピューティング手法を提案する。
  論文  参考訳（メタデータ） (2020-11-16T19:01:03Z)
• Efficient and robust certification of genuine multipartite entanglement in noisy quantum error correction circuits [58.720142291102135]
  実効多部絡み(GME)認証のための条件付き目撃手法を導入する。 線形な二分割数における絡み合いの検出は, 多数の測定値によって線形にスケールし, GMEの認証に十分であることを示す。 本手法は, 距離3の位相的カラーコードとフラグベースの耐故障バージョンにおける安定化作用素の雑音可読化に適用する。
  論文  参考訳（メタデータ） (2020-10-06T18:00:07Z)
• High-fidelity, high-scalability two-qubit gate scheme for superconducting qubits [16.01171409402694]
  超伝導量子回路における固定周波数キュービットと可変カプラを利用する新しい2量子ゲート方式を実験的に実証した。 この方式では、制御線が少なく、クロストーク効果を低減し、校正手順を単純化するが、高忠実度99.5%の30nsで制御Zゲートを生成する。 我々の実証は、高忠実度量子演算の大規模実装の道を開くものである。
  論文  参考訳（メタデータ） (2020-06-21T17:55:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。