論文の概要: Circuit-based erasure conversion of leakage errors in neutral atoms

• arxiv url: http://arxiv.org/abs/2405.10434v1
• Date: Thu, 16 May 2024 20:35:18 GMT
• ステータス: 処理完了
• システム内更新日: 2024-05-20 17:33:08.615110
• Title: Circuit-based erasure conversion of leakage errors in neutral atoms
• Title（参考訳）: 中性原子におけるリークエラーの回路に基づく消去変換
• Authors: Matthew N. H. Chow, Vikas Buchemmavari, Sivaprasad Omanakuttan, Bethany J. Little, Saurabh Pandey, Ivan H. Deutsch, Yuan-Yu Jau,
• Abstract要約: 計算部分空間からの漏れは、現在の最先端の中立原子量子コンピュータの大きな限界である。 中性原子量子プロセッサにおけるリークエラーから消去エラーへの回路ベース変換を実証する。
• 参考スコア（独自算出の注目度）: 0.5018974919510384
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Leakage out of the computational subspace (predominantly by atom loss) is a major limitation of current state-of-the-art neutral atom quantum computers and a significant challenge for long-term prospects of the platform. We demonstrate proof-of-principle circuit-based conversion of leakage errors to erasure errors in a neutral atom quantum processor via "Leakage Detection Units," (LDUs) which non-destructively map qubit presence information onto the state of an ancilla. We successfully perform conversion of leakage errors via all major leakage pathways with a standard formulation of the LDU, benchmarking the performance of the LDU using a three-outcome low-loss state detection method. The LDU detects atom loss errors with ~93.4% accuracy, limited by technical imperfections of our apparatus. We further propose, compile, and execute a SWAP LDU, wherein the roles of the original data atom and ancilla atom are exchanged under the action of the LDU, providing "free refilling" of atoms in the case of leakage errors. This circuit-based leakage-to-erasure error conversion is a critical component of a neutral atom quantum processor where the quantum information may significantly outlive the lifetime of any individual atom in the quantum register.
• Abstract（参考訳）: 計算部分空間の漏れは(原子の損失に代表される)現在の最先端の中性原子量子コンピュータの大きな限界であり、プラットフォームの長期的な展望にとって大きな課題である。 我々は, 量子ビットの存在情報をアンシラの状態に非破壊的にマッピングする「漏洩検出ユニット(LDU)」を用いて, 中性原子量子プロセッサにおけるリークエラーを消去誤差に変換することを実証する。 我々は,LDUの標準定式化により,LDUの3出力低損失状態検出法を用いてLDUの性能をベンチマークし,すべての主要なリーク経路によるリークエラーの変換に成功した。 LDUは、装置の技術的欠陥によって制限された、約93.4%の精度で原子損失誤差を検出する。 さらに、SWAP LDUを提案し、コンパイルし、実行し、元のデータ原子とアンシラ原子の役割をLDUの作用の下で交換し、リークエラー時に原子の「フリーリフィル」を行う。 この回路ベースのリーク・トー・エミッション・エラー変換は、量子情報が量子レジスタ内の個々の原子の寿命を大幅に上回る可能性のある中性原子量子プロセッサの重要な構成要素である。

関連論文リスト

• High-fidelity gates in a transmon using bath engineering for passive leakage reset [65.46249968484794]
  漏洩(Leakage)は、計算に使われない状態の占有であり、量子エラー訂正において最も破壊的なエラーの1つである。 トランスモン中の漏れ状態の寿命を3桁に短縮する装置を実証する。
  論文  参考訳（メタデータ） (2024-11-06T18:28:49Z)
• Demonstration of Erasure Conversion in a Molecular Tweezer Array [0.0]
  本研究では, 内部状態の誤りと量子消去を, 既知位置の量子ビット誤差として検出する手法を提案する。 これにより、低い欠陥率で分子配列を作成することができ、量子多体系の高忠実度シミュレーションへの扉を開くことができる。
  論文  参考訳（メタデータ） (2024-06-04T15:07:24Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• All-microwave leakage reduction units for quantum error correction with superconducting transmon qubits [0.0]
  量子回路を量子ビットとして使用する場合、計算状態からのリークを最小限にすることは困難である。 Battistelらによって提案された回路QEDアーキテクチャにおいて,トランスモンの量子ハードウエア効率,全マイクロ波リーク低減ユニット(LRU)を実現し,拡張する。 このLRUは、第2および第3の励起されたトランスモン状態の漏れを効果的に低減し、最大99%の有効率を220mathrmns$で、クォービット部分空間に最小限の影響を与える。
  論文  参考訳（メタデータ） (2023-02-20T10:10:53Z)
• Overcoming leakage in scalable quantum error correction [128.39402546769284]
  計算状態から高エネルギー状態への量子情報の漏洩は、量子誤り訂正(QEC)の追求における大きな課題である。 本稿では,Sycamore量子プロセッサ上で,各サイクルの全てのキュービットから漏れが除去される距離3曲面符号と距離21ビットフリップ符号の実行を実演する。 本報告では, 論理状態を符号化したデータキュービットにおける定常リーク集団の10倍の減少と, デバイス全体の平均リーク人口の1/10〜3ドルの減少を報告した。
  論文  参考訳（メタデータ） (2022-11-09T07:54:35Z)
• Error metric for non-trace-preserving quantum operations [3.6492255655113395]
  非トレース保存量子演算における誤差の測定問題について検討する。 本稿では,正規化出力状態間のトレース距離の上限を効率的に設定する誤差計量を提案する。
  論文  参考訳（メタデータ） (2021-10-05T18:54:14Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Hardware-Efficient, Fault-Tolerant Quantum Computation with Rydberg Atoms [55.41644538483948]
  我々は中性原子量子コンピュータにおいてエラー源の完全な特徴付けを行う。 計算部分空間外の状態への原子量子ビットの崩壊に伴う最も重要なエラーに対処する,新しい,明らかに効率的な手法を開発した。 我々のプロトコルは、アルカリ原子とアルカリ原子の両方にエンコードされた量子ビットを持つ最先端の中性原子プラットフォームを用いて、近い将来に実装できる。
  論文  参考訳（メタデータ） (2021-05-27T23:29:53Z)
• A hardware-efficient leakage-reduction scheme for quantum error correction with superconducting transmon qubits [1.6328866317851185]
  量子ビット計算部分空間の外の漏れは量子エラー補正(QEC)に脅威をもたらす 本稿では,2つのリーク低減ユニット(LRU)を用いて,これらの問題をトランスモンベースサーフェスコードに対して緩和する手法を提案する。 これは論理的誤り率の大幅な低減につながることを示す。
  論文  参考訳（メタデータ） (2021-02-16T18:21:41Z)
• Deterministic correction of qubit loss [48.43720700248091]
  量子ビットの損失は、大規模かつフォールトトレラントな量子情報プロセッサに対する根本的な障害の1つである。 トポロジカル曲面符号の最小インスタンスに対して、量子ビット損失検出と補正の完全なサイクルの実装を実験的に実証した。
  論文  参考訳（メタデータ） (2020-02-21T19:48:53Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。