Fugu-MT 論文翻訳(概要): Secure Rewind and Discard on ARM Morello

論文の概要: Secure Rewind and Discard on ARM Morello

arxiv url: http://arxiv.org/abs/2407.04757v1
Date: Fri, 5 Jul 2024 13:41:59 GMT
ステータス: 処理完了
システム内更新日: 2024-07-09 22:46:24.856813
Title: Secure Rewind and Discard on ARM Morello
Title（参考訳）: ARM Morelloのセキュアな巻き戻しとディスク
Authors: Sacha Ruchlejmer,
Abstract要約: CやC++のようなメモリアンセーフなプログラミング言語は、システムプログラミング、組み込みシステム、パフォーマンスクリティカルなアプリケーションにとって好まれる言語である。以前のアプローチでは、x86アーキテクチャのランタイムアタックをターゲットとしたソフトウェアのレジリエンスを高める方法として、分離ドメインのセキュアドメイン再巻き戻し(SDRaD)が提案されていた。 SDRaD は、より軽量で高性能な Capability Hardware Enhanced RISC Instructions (CHERI) アーキテクチャで動作するように適応されている。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: Memory-unsafe programming languages such as C and C++ are the preferred languages for systems programming, embedded systems, and performance-critical applications. The widespread use of these languages makes the risk of memory-related attacks very high. There are well-known detection mechanisms, but they do not address software resilience. An earlier approach proposes the Secure Domain Rewind and Discard (SDRaD) of isolated domains as a method to enhance the resilience of software targeted by runtime attacks on x86 architecture, based on hardware-enforced Memory Protection Key (MPK). In this work, SDRaD has been adapted to work with the Capability Hardware Enhanced RISC Instructions (CHERI) architecture to be more lightweight and performant. The results obtained in this thesis show that CHERI-SDRaD, the prototype adaption that leverages the memory-safety properties inherent to the CHERI architecture, results in a solution with less performance degradation (2.2% in Nginx benchmarks) compared to earlier results obtained with the original SDRaD prototype on an Intel-based architecture. The adaption to CHERI additionally allowed limitations inherent to the MPK-based approach to be resolved.
Abstract（参考訳）: CやC++のようなメモリアンセーフなプログラミング言語は、システムプログラミング、組み込みシステム、パフォーマンスクリティカルなアプリケーションにとって好まれる言語である。これらの言語が広く使われているため、メモリ関連の攻撃のリスクは非常に高い。よく知られている検出メカニズムがありますが、ソフトウェアのレジリエンスには対処していません。以前のアプローチでは、ハードウェア強化メモリ保護キー(MPK)に基づいて、x86アーキテクチャのランタイムアタックをターゲットとしたソフトウェアのレジリエンスを高める方法として、分離ドメインのセキュアドメイン再巻き戻し(SDRaD)が提案されていた。この研究でSDRaDは、より軽量で高性能なCapability Hardware Enhanced RISC Instructions (CHERI)アーキテクチャで動作するように適応された。この論文で得られた結果は、CHERIアーキテクチャ固有のメモリ安全性特性を活用するプロトタイプであるCHERI-SDRaDが、Intelベースのアーキテクチャ上での最初のSDRaDプロトタイプで得られた結果と比較して、パフォーマンス劣化の少ない(Nginxベンチマークの2.2%)ソリューションであることを示している。 CHERIへの適応により、MPKベースのアプローチに固有の制限が解決された。

関連論文リスト

SJMalloc: the security-conscious, fast, thread-safe and memory-efficient heap allocator [0.0]
ヒープベースのエクスプロイトは、アプリケーションのセキュリティに重大な脅威をもたらす。強化アロケータは現実世界のアプリケーションでは広く採用されていない。 SJMallocは、ヒープ上のアプリケーションのデータから離れて、そのメタデータを帯域外で保存する。 SJMallocは、GLibcsアロケータに比べて6%パフォーマンスが向上し、わずか5%のメモリしか使用していない。
論文参考訳（メタデータ） (2024-10-23T14:47:12Z)
Designing and Implementing a Generator Framework for a SIMD Abstraction Library [53.84310825081338]
SIMD抽象化ライブラリを生成するための新しいエンドツーエンドフレームワークであるTSLGenを提案する。私たちのフレームワークは既存のライブラリに匹敵するもので、同じパフォーマンスを実現しています。
論文参考訳（メタデータ） (2024-07-26T13:25:38Z)
Mon CHÈRI <3 Adapting Capability Hardware Enhanced RISC with Conditional Capabilities [1.9042151977387252]
CやC++のような言語におけるメモリセーフティの脆弱性の最大10%は、und変数に由来する。この研究は、メモリ問題とメモリ問題に対する適切なソフトウェア緩和の頻度と欠如に対処する。我々は、CHERI機能モデルを拡張して、以前の操作に基づいたメモリアクセスポリシーを可能にする「条件付き機能」を含むようにします。
論文参考訳（メタデータ） (2024-07-11T16:51:36Z)
KGym: A Platform and Dataset to Benchmark Large Language Models on Linux Kernel Crash Resolution [59.20933707301566]
大規模言語モデル(LLM)は、ますます現実的なソフトウェア工学(SE)タスクにおいて一貫して改善されている。現実世界のソフトウェアスタックでは、Linuxカーネルのような基本的なシステムソフトウェアの開発にSEの取り組みが費やされています。このような大規模システムレベルのソフトウェアを開発する際にMLモデルが有用かどうかを評価するため、kGymとkBenchを紹介する。
論文参考訳（メタデータ） (2024-07-02T21:44:22Z)
SOCI^+: An Enhanced Toolkit for Secure OutsourcedComputation on Integers [50.608828039206365]
本稿では,SOCIの性能を大幅に向上させるSOCI+を提案する。 SOCI+は、暗号プリミティブとして、高速な暗号化と復号化を備えた(2, 2)ホールドのPaillier暗号システムを採用している。実験の結果,SOCI+は計算効率が最大5.4倍,通信オーバヘッドが40%少ないことがわかった。
論文参考訳（メタデータ） (2023-09-27T05:19:32Z)
Capacity: Cryptographically-Enforced In-Process Capabilities for Modern ARM Architectures (Extended Version) [1.2687030176231846]
Capacityは、機能ベースのセキュリティ原則を取り入れた、ハードウェア支援のプロセス内アクセス制御設計である。独自のPAキーで認証されたプロセス内ドメインにより、Capacityはファイル記述子とメモリポインタを暗号化された参照に変換する。 Capacity対応のNGINX Webサーバプロトタイプや他の、機密性の高いリソースをさまざまなドメインに分離する一般的なアプリケーションを評価します。
論文参考訳（メタデータ） (2023-09-20T08:57:02Z)
Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。 1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文参考訳（メタデータ） (2023-04-25T05:04:44Z)
Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
論文参考訳（メタデータ） (2023-03-25T14:40:59Z)
Securing Optimized Code Against Power Side Channels [1.589424114251205]
セキュリティエンジニアは、コンパイラの最適化をオフにしたり、ローカルでコンパイル後の変換を実行することで、コードの効率を犠牲にすることが多い。本稿では,最適化されたセキュアなコードを生成する制約ベースのコンパイラであるSecConCGを提案する。
論文参考訳（メタデータ） (2022-07-06T12:06:28Z)
Recurrent Dynamic Embedding for Video Object Segmentation [54.52527157232795]
一定サイズのメモリバンクを構築するためにRDE(Recurrent Dynamic Embedding)を提案する。本稿では, SAM を長時間の動画でより堅牢にするため, トレーニング段階での無バイアス誘導損失を提案する。また、メモリバンクの異なる品質のマスクの埋め込みをネットワークが修復できるように、新たな自己補正戦略を設計する。
論文参考訳（メタデータ） (2022-05-08T02:24:43Z)
CryptSan: Leveraging ARM Pointer Authentication for Memory Safety in C/C++ [0.9208007322096532]
CryptSanは、ARM Pointer Authenticationに基づくメモリ安全性アプローチである。 M1 MacBook Proで動作するLLVMベースのプロトタイプ実装について紹介する。これにより、構造化されていないライブラリとの相互運用性とメタデータに対する攻撃に対する暗号化保護が組み合わさって、CryptSanはC/C++プログラムにメモリ安全性を適合させる実行可能なソリューションとなる。
論文参考訳（メタデータ） (2022-02-17T14:04:01Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。