論文の概要: Enhancing Quantum Memory Lifetime with Measurement-Free Local Error Correction and Reinforcement Learning
- arxiv url: http://arxiv.org/abs/2408.09524v1
- Date: Sun, 18 Aug 2024 16:18:21 GMT
- ステータス: 処理完了
- システム内更新日: 2024-08-20 20:20:04.348662
- Title: Enhancing Quantum Memory Lifetime with Measurement-Free Local Error Correction and Reinforcement Learning
- Title（参考訳）: 測定不要な局所誤差補正と強化学習による量子メモリの寿命向上
- Authors: Mincheol Park, Nishad Maskara, Marcin Kalinowski, Mikhail D. Lukin,
- Abstract要約: 本稿では,$textitlocal$エラー情報に基づく,計測不要な回路レベルのエラー訂正プロトコルについて検討する。
これらの回路は,2次元トーリック符号メモリを保存するために,中間回路の読み出し速度を低減できることを示す。
- 参考スコア（独自算出の注目度）: 1.0446041735532203
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Reliable quantum computation requires systematic identification and correction of errors that occur and accumulate in quantum hardware. To diagnose and correct such errors, standard quantum error-correcting protocols utilize $\textit{global}$ error information across the system obtained by mid-circuit readout of ancillary qubits. We investigate circuit-level error-correcting protocols that are measurement-free and based on $\textit{local}$ error information. Such a local error correction (LEC) circuit consists of faulty multi-qubit gates to perform both syndrome extraction and ancilla-controlled error removal. We develop and implement a reinforcement learning framework that takes a fixed set of faulty gates as inputs and outputs an optimized LEC circuit. To evaluate this approach, we quantitatively characterize an extension of logical qubit lifetime by a noisy LEC circuit. For the 2D classical Ising model and 4D toric code, our optimized LEC circuit performs better at extending a memory lifetime compared to a conventional LEC circuit based on Toom's rule in a sub-threshold gate error regime. We further show that such circuits can be used to reduce the rate of mid-circuit readouts to preserve a 2D toric code memory. Finally, we discuss the application of the LEC protocol on dissipative preparation of quantum states with topological phases.
- Abstract（参考訳）: 信頼性の高い量子計算は、量子ハードウェアで発生し蓄積されるエラーの体系的な同定と修正を必要とする。
このような誤りを診断し、訂正するために、標準的な量子誤り訂正プロトコルは、補助量子ビットの中間循環読み出しによって得られたシステム全体で$\textit{global}$エラー情報を利用する。
測定不要で,$\textit{local}$エラー情報に基づく回路レベルの誤り訂正プロトコルについて検討する。
このような局所誤差補正(LEC)回路は、シンドローム抽出とアンシラ制御によるエラー除去の両方を実行するために、故障したマルチキュービットゲートで構成されている。
我々は,固定されたゲートを入力とし,最適化されたLEC回路を出力する強化学習フレームワークを開発し,実装する。
この手法を評価するために、雑音の多いLEC回路により論理量子ビット寿命の延長を定量的に特徴づける。
2次元古典イジングモデルと4次元トーリック符号に対して、最適化されたLEC回路は、サブ閾値ゲートエラー状態におけるToomのルールに基づく従来のLEC回路と比較して、メモリ寿命の延長に優れる。
さらに、そのような回路は2次元トーリックコードメモリを保存するために、中間回路の読み出し速度を低減できることを示す。
最後に、位相位相をもつ量子状態の散逸生成におけるLECプロトコルの適用について論じる。
関連論文リスト
- Low-density parity-check representation of fault-tolerant quantum circuits [5.064729356056529]
フォールトトレラント量子コンピューティングでは、量子アルゴリズムは誤り訂正が可能な量子回路によって実装される。
本稿では,フォールトトレラント量子回路の設計と解析を行うツールキットを提案する。
論文 参考訳（メタデータ） (2024-03-15T12:56:38Z) - Quantum Circuit Discovery for Fault-Tolerant Logical State Preparation with Reinforcement Learning [1.1891349121931318]
本稿では,コンパクトかつハードウェア対応のフォールトトレラント量子回路を自動検出する強化学習を提案する。
耐故障性論理状態作成のタスクにおいて、RLは最大15個の物理量子ビットのハードウェア制約を伴わない結果よりも、ゲートと補助量子ビットの少ない回路を発見する。
論文 参考訳（メタデータ） (2024-02-27T18:55:13Z) - Fault-tolerant quantum computation using large spin cat-codes [0.8640652806228457]
本研究では、スピンキャット符号を用いて、大きなスピンキュウトに符号化された量子ビットに基づいて、フォールトトレラントな量子誤り訂正プロトコルを構築する。
我々は、量子制御とライダーベルク封鎖を用いて、ランク保存されたCNOTゲートを含む普遍ゲートセットを生成する方法を示す。
これらの知見は、量子情報処理において、耐障害性、高いしきい値、リソースオーバーヘッドを低減できる可能性を持つ、大きなスピンで量子ビットを符号化する方法を舗装している。
論文 参考訳（メタデータ） (2024-01-08T22:56:05Z) - Fault-tolerant quantum architectures based on erasure qubits [49.227671756557946]
我々は、支配的なノイズを既知の場所での消去に効率よく変換することで、消去量子ビットの考え方を利用する。
消去量子ビットと最近導入されたFloquet符号に基づくQECスキームの提案と最適化を行う。
以上の結果から, 消去量子ビットに基づくQECスキームは, より複雑であるにもかかわらず, 標準手法よりも著しく優れていることが示された。
論文 参考訳（メタデータ） (2023-12-21T17:40:18Z) - Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳（メタデータ） (2023-09-13T16:21:32Z) - Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
シミュレーションの少ない機械学習(ML)アプローチを提案する。
提案手法により,OCCを全回路の仕様に近づけることができることを示す。
論文 参考訳（メタデータ） (2023-06-23T12:57:46Z) - Deep Quantum Error Correction [73.54643419792453]
量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。
本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。
提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
論文 参考訳（メタデータ） (2023-01-27T08:16:26Z) - Witnessing entanglement in trapped-ion quantum error correction under
realistic noise [41.94295877935867]
量子誤り補正(Quantum Error Correction, QEC)は、論理情報を複数の物理量子ビットに符号化することで冗長性を利用する。
トラップイオンプラットフォームで使用される2量子光シフトゲートの平均ゲート不忠実度を推定するために,詳細な顕微鏡誤差モデルを提案する。
次に、この現実的な誤差モデルを適用し、QECビルディングブロックとして機能する回路によって生成されるマルチパーティントの絡み合いを定量化する。
論文 参考訳（メタデータ） (2022-12-14T20:00:36Z) - Performance of teleportation-based error correction circuits for bosonic
codes with noisy measurements [58.720142291102135]
テレポーテーションに基づく誤り訂正回路を用いて、回転対称符号の誤り訂正能力を解析する。
マイクロ波光学における現在達成可能な測定効率により, ボソニック回転符号の破壊ポテンシャルは著しく低下することが判明した。
論文 参考訳（メタデータ） (2021-08-02T16:12:13Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳（メタデータ） (2021-07-13T20:08:04Z) - Finding Broken Gates in Quantum Circuits---Exploiting Hybrid Machine
Learning [0.0]
量子論理ゲートの現在の実装は、非常に欠陥があり、エラーを起こす可能性がある。
30以上のゲートを持つ回路において、90%以上の精度で最大9キュービットまでの故障ゲートを見つけることができることを示す。
論文 参考訳（メタデータ） (2020-01-29T16:25:54Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。