論文の概要: Hardware-Assisted Parameterized Circuit Execution

• arxiv url: http://arxiv.org/abs/2409.03725v1
• Date: Thu, 5 Sep 2024 17:30:36 GMT
• ステータス: 処理完了
• システム内更新日: 2024-09-06 19:43:43.706975
• Title: Hardware-Assisted Parameterized Circuit Execution
• Title（参考訳）: ハードウェア支援パラメタライズド回路の実行
• Authors: Abhi D. Rajagopala, Akel Hashim, Neelay Fruitwala, Gang Huang, Yilun Xu, Jordan Hines, Irfan Siddiqi, Katherine Klymko, Kasra Nowrouzi,
• Abstract要約: 我々はFPGAベースの制御ハードウェアQubiC上でパラメータ化回路を実行するためのハードウェア支援プロトコルを開発した。 本研究は,数種類の量子回路の総実行時間において,大幅な高速化を示すものである。
• 参考スコア（独自算出の注目度）: 7.804530685405802
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Standard compilers for quantum circuits decompose arbitrary single-qubit gates into a sequence of physical X(pi/2) pulses and virtual-Z phase gates. Consequently, many circuit classes implement different logic operations but have an equivalent structure of physical pulses that only differ by changes in virtual phases. When many structurally-equivalent circuits need to be measured, generating sequences for each circuit is unnecessary and cumbersome, since compiling and loading sequences onto classical control hardware is a primary bottleneck in quantum circuit execution. In this work, we develop a hardware-assisted protocol for executing parameterized circuits on our FPGA-based control hardware, QubiC. This protocol relies on a hardware-software co-design technique in which software identifies structural equivalency in circuits and "peels" off the relevant parameterized angles to reduce the overall waveform compilation time. The hardware architecture then performs real-time "stitching" of the parameters in the circuit to measure circuits that implement a different overall logical operation. This work demonstrates significant speed ups in the total execution time for several different classes of quantum circuits.
• Abstract（参考訳）: 量子回路の標準的なコンパイラは、任意の単一量子ビットゲートを物理X(pi/2)パルスと仮想Z相ゲートの列に分解する。 その結果、多くの回路クラスは異なる論理演算を実装しているが、仮想位相の変化によってのみ異なる物理パルスの等価構造を持つ。 多くの構造等価回路を計測する必要がある場合、古典的な制御ハードウェアにシーケンスをコンパイルおよびロードすることは、量子回路の実行において主要なボトルネックとなるため、各回路のシーケンスの生成は不要で面倒である。 本研究では,FPGA ベースの制御ハードウェア QubiC 上でパラメータ化回路を実行するためのハードウェア支援プロトコルを開発した。 このプロトコルは、ソフトウェアが回路の構造的等価性を識別し、関連するパラメータ化された角度から"ピール"して、全体的な波形のコンパイル時間を短縮する、ハードウェアとソフトウェアの共同設計技術に依存している。 ハードウェアアーキテクチャは、異なる論理演算を実装する回路を計測するために、回路内のパラメータのリアルタイムな「スティッチ」を実行する。 本研究は,数種類の量子回路の総実行時間において,大幅な高速化を示すものである。

関連論文リスト

• Runtime Reduction in Linear Quantum Charge-Coupled Devices using the Parity Flow Formalism [0.32985979395737786]
  2ビット演算の総数を増やすことなく、線形ハードウェアアーキテクチャにおいて物理SWAPゲートを除去できることを示す。 これは線形量子電荷結合デバイスにおける量子回路の実行時間に大きな影響を与える。
  論文  参考訳（メタデータ） (2024-10-21T18:00:29Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• Characterizing randomness in parameterized quantum circuits through expressibility and average entanglement [39.58317527488534]
  量子回路(PQC)は、その主応用の範囲外ではまだ完全には理解されていない。 我々は、量子ビット接続性に関する制約の下で、PQCにおけるランダム状態の生成を分析する。 生成した状態の分布の均一性の増加と絡み合いの発生との間には,どれだけ急激な関係があるかを示す。
  論文  参考訳（メタデータ） (2024-05-03T17:32:55Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• One-Time Compilation of Device-Level Instructions for Quantum Subroutines [21.79238078751215]
  デバイスレベルの部分コンパイル(DLPC)技術を開発し,コンパイルオーバーヘッドをほぼ一定に抑える。 我々は、この修正パイプラインを実際の捕捉イオン量子コンピュータ上で実行し、コンパイル時間の大幅な削減を観察する。
  論文  参考訳（メタデータ） (2023-08-21T15:23:09Z)
• Majorization-based benchmark of the complexity of quantum processors [105.54048699217668]
  我々は、様々な量子プロセッサの動作を数値的にシミュレートし、特徴付ける。 我々は,各デバイスの性能をベンチマークラインと比較することにより,量子複雑性を同定し,評価する。 我々は、回路の出力状態が平均して高い純度である限り、偏化ベースのベンチマークが成り立つことを発見した。
  論文  参考訳（メタデータ） (2023-04-10T23:01:10Z)
• Universal qudit gate synthesis for transmons [44.22241766275732]
  超伝導量子プロセッサを設計する。 本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。 ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
  論文  参考訳（メタデータ） (2022-12-08T18:59:53Z)
• Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
  本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。 我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
  論文  参考訳（メタデータ） (2022-04-12T19:39:31Z)
• Deterministic Algorithms for Compiling Quantum Circuits with Recurrent Patterns [0.0]
  現在の量子プロセッサはノイズが多く、コヒーレンスと不完全なゲートの実装が限られている。 本稿では、繰り返し量子回路パターンを時間内にコンパイルするための新しい決定論的アルゴリズムを提案する。 我々の解は、RyRz回路上で未整合結果を生成する。
  論文  参考訳（メタデータ） (2021-02-17T13:59:12Z)
• Enabling Multi-programming Mechanism for Quantum Computing in the NISQ Era [0.0]
  NISQデバイスにはいくつかの物理的制限と避けられないノイズ量子演算がある。 小さな回路のみが量子マシン上で実行され、信頼性の高い結果が得られる。 本稿では,量子ハードウェア上で複数の量子回路を同時に実行するためのQuantum Multi-gramming Compiler (QuMC)を提案する。
  論文  参考訳（メタデータ） (2021-02-10T08:46:16Z)
• Verifying Results of the IBM Qiskit Quantum Circuit Compilation Flow [7.619626059034881]
  本稿では,量子回路等価性チェックのための効率的な手法を提案する。 提案方式では,数万の操作を数秒以下で行う大規模回路インスタンスの検証が可能となる。
  論文  参考訳（メタデータ） (2020-09-04T19:58:53Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。