論文の概要: Runtime Reduction in Linear Quantum Charge-Coupled Devices using the Parity Flow Formalism
- arxiv url: http://arxiv.org/abs/2410.16382v2
- Date: Fri, 25 Oct 2024 06:44:45 GMT
- ステータス: 翻訳完了
- システム内更新日: 2024-10-28 09:36:55.580261
- Title: Runtime Reduction in Linear Quantum Charge-Coupled Devices using the Parity Flow Formalism
- Title（参考訳）: パリティフロー形式を用いた線形量子電荷結合デバイスにおける実行時間削減
- Authors: Federico Domínguez, Michael Fellner, Berend Klaver, Stefan Rombouts, Christian Ertler, Wolfgang Lechner,
- Abstract要約: 2ビット演算の総数を増やすことなく、線形ハードウェアアーキテクチャにおいて物理SWAPゲートを除去できることを示す。
これは線形量子電荷結合デバイスにおける量子回路の実行時間に大きな影響を与える。
- 参考スコア（独自算出の注目度）: 0.32985979395737786
- License:
- Abstract: Using the Parity Flow formalism, we show that physical SWAP gates can be eliminated in linear hardware architectures, without increasing the total number of two-qubit operations. This has a significant impact on the execution time of quantum circuits in linear Quantum Charge-Coupled Devices (QCCDs), where SWAP gates are implemented by physically changing the position of the ions. Because SWAP gates are one of the most time-consuming operations in QCCDs, our scheme considerably reduces the runtime of the quantum Fourier transform and the quantum approximate optimization algorithm on all-to-all spin models, compared to circuits generated with standard compilers (TKET and Qiskit). While increasing the problem size (and therefore the number of qubits) typically demands longer runtimes, which are constrained by coherence time, our runtime reduction enables a significant increase in the number of qubits at a given coherence time.
- Abstract（参考訳）: Parity Flowフォーマリズムを用いて、線形ハードウェアアーキテクチャでは2量子演算の総数を増やすことなく、物理SWAPゲートを除去できることを示す。
これは、SWAPゲートがイオンの位置を物理的に変化させることで実装される線形量子電荷結合デバイス(QCCD)における量子回路の実行時間に大きな影響を与える。
SWAPゲートはQCCDにおいて最も時間を要する演算の1つであるため、我々のスキームは標準コンパイラ(TKET, Qiskit)で生成された回路と比較して、全スピンモデル上での量子フーリエ変換と量子近似最適化のランタイムを著しく削減する。
問題のサイズを増大させる(従ってキュービットの数が増加する)には、通常、コヒーレンス時間によって制約される長いランタイムを必要とするが、我々のランタイムの削減は、与えられたコヒーレンス時間におけるキュービット数の大幅な増加を可能にする。
関連論文リスト
- Polylog-time- and constant-space-overhead fault-tolerant quantum computation with quantum low-density parity-check codes [2.048226951354646]
フォールトトレラント量子計算における大きな課題は、空間オーバーヘッドと時間オーバーヘッドの両方を削減することである。
本研究では, 量子低密度パリティチェック符号を用いたプロトコルが, 一定の空間オーバーヘッドと多対数時間オーバーヘッドを実現することを示す。
論文 参考訳（メタデータ） (2024-11-06T06:06:36Z) - Measurement-Based Long-Range Entangling Gates in Constant Depth [0.46040036610482665]
中間回路計測とフィードフォワード演算を用いて,量子サブルーチンの深さを一定深さにする方法を示す。
実量子ハードウェア上で測定ベースの量子ファンアウトゲートと長距離CNOTゲートを実装することで実現可能性を検証する。
論文 参考訳（メタデータ） (2024-08-06T09:35:42Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。
本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。
我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
論文 参考訳（メタデータ） (2024-05-29T05:59:15Z) - Fast Super Robust Nonadiabatic Geometric Quantum Computation [7.539343895771086]
非断熱的幾何量子計算(NGQC)は、高速で堅牢な量子ゲートを実行する手段を提供する。
高速超ロバストNGQC(FSR-NGQC)について紹介する。
このアプローチは小角回転ゲートの動作において高速な高速化を実現する。
論文 参考訳（メタデータ） (2024-04-09T18:26:17Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Near-Term Distributed Quantum Computation using Mean-Field Corrections
and Auxiliary Qubits [77.04894470683776]
本稿では,限られた情報伝達と保守的絡み合い生成を含む短期分散量子コンピューティングを提案する。
我々はこれらの概念に基づいて、変分量子アルゴリズムの断片化事前学習のための近似回路切断手法を作成する。
論文 参考訳（メタデータ） (2023-09-11T18:00:00Z) - Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる
本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。
その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
論文 参考訳（メタデータ） (2022-09-01T17:08:41Z) - Simulating the Mott transition on a noisy digital quantum computer via
Cartan-based fast-forwarding circuits [62.73367618671969]
動的平均場理論(DMFT)は、ハバードモデルの局所グリーン関数をアンダーソン不純物のモデルにマッピングする。
不純物モデルを効率的に解くために、量子およびハイブリッド量子古典アルゴリズムが提案されている。
この研究は、ノイズの多いデジタル量子ハードウェアを用いたMott相転移の最初の計算を提示する。
論文 参考訳（メタデータ） (2021-12-10T17:32:15Z) - Fast Swapping in a Quantum Multiplier Modelled as a Queuing Network [64.1951227380212]
量子回路をキューネットワークとしてモデル化することを提案する。
提案手法はスケーラビリティが高く,大規模量子回路のコンパイルに必要となる潜在的な速度と精度を有する。
論文 参考訳（メタデータ） (2021-06-26T10:55:52Z) - Error Mitigation in Quantum Computers through Instruction Scheduling [7.0230815242347475]
現在の量子デバイスは、長期にわたって量子情報の保存を妨げているエラーの急速な蓄積に悩まされている。
本稿では,量子回路内の単一量子ビットゲートの最適実行スケジュールをピンポイントするTimeStitchを提案する。
論文 参考訳（メタデータ） (2021-05-04T20:58:58Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。