論文の概要: 12-spin-qubit arrays fabricated on a 300 mm semiconductor manufacturing line

• arxiv url: http://arxiv.org/abs/2410.16583v1
• Date: Tue, 22 Oct 2024 00:05:32 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-28 17:07:38.815071
• Title: 12-spin-qubit arrays fabricated on a 300 mm semiconductor manufacturing line
• Title（参考訳）: 300mm半導体線上に作製した12スピン量子ビットアレイ
• Abstract要約: 実用的な量子コンピュータを構築するためのIntelの取り組みは、スケーラブルなスピンキュービットプラットフォームの開発に焦点を当てている。 本稿では、新しい量子テストチップの設計、製造、デモの概要について述べる。 これらの装置は、他の標準的な高体積製造プロセスとともに、浸漬および極端紫外線リソグラフィー(EUV)を用いて製造されている。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Intels efforts to build a practical quantum computer are focused on developing a scalable spin-qubit platform leveraging industrial high-volume semiconductor manufacturing expertise and 300 mm fabrication infrastructure. Here, we provide an overview of the design, fabrication, and demonstration of a new customized quantum test chip, which contains 12-quantum-dot spin-qubit linear arrays, code named Tunnel Falls. These devices are fabricated using immersion and extreme ultraviolet lithography (EUV), along with other standard high-volume manufacturing (HVM) processes, as well as production-level process control. We present key device features and fabrication details, as well as qubit characterization results confirming device functionality. These results corroborate our fabrication methods and are a crucial step towards scaling of extensible 2D qubit array schemes.
• Abstract（参考訳）: 実用的な量子コンピュータを構築するためのインテルの取り組みは、産業用高体積半導体製造技術と300mm製造インフラを活用したスケーラブルなスピンキュービットプラットフォームの開発に重点を置いている。 ここでは、12量子ドットスピン量子ビット線形アレイを含む、Tunnel Fallsというコードを含む新しい量子テストチップの設計、製造、デモの概要を紹介する。 これらの装置は、他の標準的な高体積製造(HVM)プロセスと生産レベルのプロセス制御とともに、浸漬および極端紫外線リソグラフィ(EUV)を用いて製造される。 キーとなるデバイス機能と製造の詳細、およびデバイス機能を確認するqubit特性について述べる。 これらの結果は我々の製法を裏付けるものであり、拡張可能な2次元量子ビット配列スキームのスケーリングに向けた重要なステップである。

関連論文リスト

• From GDSII to Wafer: EDA Design Flow and Data Conversion for Wafer-Scale Manufacturing of Superconducting Quantum Chips [1.4722958767367027]
  超伝導量子コンピューティングは、数千および百万量子状態に向かって進んでいる。 本稿では,この重要なデータ変換パイプラインに着目し,ウェハスケール製造のためのQ-EDA技術スタックを体系的に扱う。 本稿では,Q-EDAシステムの具体的構造,9つの量子固有DRC規則,および物理アンダーピンと多層プロセススタックモデルについて述べる。
  論文  参考訳（メタデータ） (2026-04-13T12:19:22Z)
• BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
  バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。 本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。 実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
  論文  参考訳（メタデータ） (2026-04-05T04:25:07Z)
• Pangu Ultra: Pushing the Limits of Dense Large Language Models on Ascend NPUs [123.25404278506585]
  135億のパラメータと高密度トランスフォーマーモジュールを持つ大規模言語モデル(LLM)であるPangu Ultraについて述べる。 このような大規模トレーニングを効率的に行うためには,8,192個のAscend NPUと一連のシステム最適化を用いる。 我々の調査では、Ascend NPUは1000億以上のパラメータを持つ高密度モデルを効率的かつ効果的に訓練できることを示した。
  論文  参考訳（メタデータ） (2025-04-10T15:41:51Z)
• Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
  フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。 1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。 2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。 ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
  論文  参考訳（メタデータ） (2025-03-16T18:32:44Z)
• Exchange control in a MOS double quantum dot made using a 300 mm wafer process [0.6212050938816976]
  300mmウエハ金属酸化物半導体(MOS)プロセスで作製された量子ドットの最近の研究は、個々のスピン量子ビットの制御と読み出しを示している。 スピン-スピン交換相互作用を用いた2つの電子スピンのコヒーレント制御を実証し、エンタングゲートの基礎を形成する。 本研究は,分散センシング技術との統合とともに,2量子演算のための産業用グレードプラットフォームを実証した。
  論文  参考訳（メタデータ） (2024-08-02T13:00:10Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• High-coherence superconducting qubits made using industry-standard, advanced semiconductor manufacturing [0.0]
  工業的製造法を用いて300mmCMOSパイロットラインで製造されたトランスモン量子ビットを初めて示す。 我々は,コヒーレンス,収量,変動性,老化など,我々のアプローチの妥当性を検証した大規模統計研究について述べる。 この結果により、超伝導量子コンピューティングプロセッサのより信頼性が高く、大規模で、真のCMOS互換な製造が誕生した。
  論文  参考訳（メタデータ） (2024-03-02T21:10:06Z)
• Probing single electrons across 300 mm spin qubit wafers [0.0]
  本研究では、低温300mmウエハプローブを用いて数百個の産業用スピンキュービット装置の性能データを1.6Kで収集する試験プロセスを提案する。 単電子動作電圧のランダムな変動を解析し、最適化された製造プロセスが300mmスケールで低レベルの障害を引き起こすことを確認する。
  論文  参考訳（メタデータ） (2023-07-10T18:02:55Z)
• End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs [49.358119307844035]
  我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。 これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。 大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。 シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
  論文  参考訳（メタデータ） (2023-04-13T18:00:01Z)
• Deep metric learning improves lab of origin prediction of genetically engineered plasmids [63.05016513788047]
  遺伝工学の属性(GEA)は、配列-ラブの関連を作る能力である。 本稿では,計量学習に基づいて,最も可能性の高い実験室をランク付けする手法を提案する。 我々は、特定の実験室のプラスミド配列のキーシグネチャを抽出することができ、モデル出力の解釈可能な検査を可能にする。
  論文  参考訳（メタデータ） (2021-11-24T16:29:03Z)
• Quantum-tailored machine-learning characterization of a superconducting qubit [50.591267188664666]
  我々は,量子デバイスのダイナミクスを特徴付ける手法を開発し,デバイスパラメータを学習する。 このアプローチは、数値的に生成された実験データに基づいてトレーニングされた物理に依存しないリカレントニューラルネットワークより優れている。 このデモンストレーションは、ドメイン知識を活用することで、この特徴付けタスクの正確性と効率が向上することを示す。
  論文  参考訳（メタデータ） (2021-06-24T15:58:57Z)
• Near-Field Terahertz Nanoscopy of Coplanar Microwave Resonators [61.035185179008224]
  超伝導量子回路は、主要な量子コンピューティングプラットフォームの一つである。 超伝導量子コンピューティングを実用上重要な点に進めるためには、デコヒーレンスに繋がる物質不完全性を特定し、対処することが重要である。 ここでは、テラヘルツ走査近接場光学顕微鏡を用いて、シリコン上の湿式エッチングアルミニウム共振器の局所誘電特性とキャリア濃度を調査する。
  論文  参考訳（メタデータ） (2021-06-24T11:06:34Z)
• Qubits made by advanced semiconductor manufacturing [0.0]
  フルスケールの量子コンピュータは数百万ビットの量子ビットを統合する必要がある。 この要件を満たすために工業用半導体製造を活用するという約束は、シリコン量子ドットにおける量子コンピューティングの追求を加速させた。 本稿では、全光学リソグラフィーと全産業加工を用いた300mm半導体製造施設で作製された量子ドットを実証する。
  論文  参考訳（メタデータ） (2021-01-29T15:41:39Z)
• Spin readout of a CMOS quantum dot by gate reflectometry and spin-dependent tunnelling [0.0]
  本稿では,300mmウエハスケールのCMOSプロセスを用いて作製したゲート定義量子ドット中の電子スピンの測定を行った。 我々はこの手法を用いて2つのデバイスでスピン・リードアウトを実証し、励起状態分光法を用いて0.5-0.7 meVの範囲の谷分割を得る。 これらの長い寿命は、シリコンナノワイヤの幾何学と製造プロセスが、量子ビットデバイスに非常に有望であることを示している。
  論文  参考訳（メタデータ） (2020-05-15T19:52:18Z)
• Near-degenerate quadrature-squeezed vacuum generation on a silicon-nitride chip [54.87128096861778]
  本報告では, 小型プリントシリコン窒化ケイ素マイクロ共振器と2重励起4波混合方式を用いて, 高周波キャリアサイドバンドの4相圧縮状態の生成を実証する。 このシステムでは, ポンプの非線形挙動を考慮し, 発生可能なスクイーズを適切に予測することが重要である。
  論文  参考訳（メタデータ） (2020-02-04T01:41:41Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。