論文の概要: AnalogXpert: Automating Analog Topology Synthesis by Incorporating Circuit Design Expertise into Large Language Models

• arxiv url: http://arxiv.org/abs/2412.19824v1
• Date: Tue, 17 Dec 2024 09:08:08 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-01-05 09:34:28.902441
• Title: AnalogXpert: Automating Analog Topology Synthesis by Incorporating Circuit Design Expertise into Large Language Models
• Title（参考訳）: AnalogXpert:大規模言語モデルに回路設計専門知識を組み込んだアナログトポロジ合成の自動化
• Authors: Haoyi Zhang, Shizhao Sun, Yibo Lin, Runsheng Wang, Jiang Bian,
• Abstract要約: 本稿では,実用的なトポロジ合成問題の解決を目的としたLLMベースのエージェントであるAnalogXpertを提案する。 まず、アナログトポロジをSPICEコードとして表現し、設計空間を減らすためにサブ回路ライブラリを導入する。 第2に、CoTと非コンテキスト学習技術を用いて、問題を2つのサブタスクに分解する。 第3に,LLMが初期設計の誤りを漸進的に修正できる証明読解戦略を導入する。
• 参考スコア（独自算出の注目度）: 10.986618360243526
• License:
• Abstract: Analog circuits are crucial in modern electronic systems, and automating their design has attracted significant research interest. One of major challenges is topology synthesis, which determines circuit components and their connections. Recent studies explore large language models (LLM) for topology synthesis. However, the scenarios addressed by these studies do not align well with practical applications. Specifically, existing work uses vague design requirements as input and outputs an ideal model, but detailed structural requirements and device-level models are more practical. Moreover, current approaches either formulate topology synthesis as graph generation or Python code generation, whereas practical topology design is a complex process that demands extensive design knowledge. In this work, we propose AnalogXpert, a LLM-based agent aiming at solving practical topology synthesis problem by incorporating circuit design expertise into LLMs. First, we represent analog topology as SPICE code and introduce a subcircuit library to reduce the design space, in the same manner as experienced designers. Second, we decompose the problem into two sub-task (i.e., block selection and block connection) through the use of CoT and incontext learning techniques, to mimic the practical design process. Third, we introduce a proofreading strategy that allows LLMs to incrementally correct the errors in the initial design, akin to human designers who iteratively check and adjust the initial topology design to ensure accuracy. Finally, we construct a high-quality benchmark containing both real data (30) and synthetic data (2k). AnalogXpert achieves 40% and 23% success rates on the synthetic dataset and real dataset respectively, which is markedly better than those of GPT-4o (3% on both the synthetic dataset and the real dataset).
• Abstract（参考訳）: アナログ回路は現代の電子システムにおいて不可欠であり、その設計の自動化は大きな研究関心を集めている。 主な課題の1つはトポロジー合成であり、回路成分とその接続を決定する。 最近の研究では、トポロジー合成のための大規模言語モデル (LLM) が研究されている。 しかし、これらの研究によって解決されたシナリオは、実際的な応用とうまく一致しない。 具体的には、既存の作業では、入力と出力が理想的なモデルとしてあいまいな設計要件を使用するが、詳細な構造要求とデバイスレベルのモデルはより実用的なものである。 さらに、現在のアプローチでは、グラフ生成としてのトポロジ合成やPythonコード生成が定式化されているが、実際的なトポロジ設計は、広範な設計知識を必要とする複雑なプロセスである。 本稿では,回路設計の専門知識をLCMに組み込むことで,実用的なトポロジ合成問題の解決を目的としたLLMエージェントであるAnalogXpertを提案する。 まず、アナログトポロジをSPICEコードとして表現し、経験豊富なデザイナーと同じ方法で設計空間を縮小するサブ回路ライブラリを導入する。 第2に、CoTと非コンテキスト学習技術を用いて、問題を2つのサブタスク(ブロック選択とブロック接続)に分解し、実用的な設計プロセスを模倣する。 第3に,初期設計における誤りを段階的に修正する実証読解戦略を導入する。 最後に,実データ (30) と合成データ (2k) の両方を含む高品質なベンチマークを構築した。 AnalogXpertは、合成データセットと実際のデータセットで40%と23%の成功率を達成した。

関連論文リスト

• The Graph's Apprentice: Teaching an LLM Low Level Knowledge for Circuit Quality Estimation [34.37154877681809]
  We introduced VeriDistill, the first end-to-end machine learning model that direct process raw Verilog code to predict circuit quality-of-result metrics。 本モデルでは,LLMに基づく低レベル回路インサイトを予測器に転送する,新しい知識蒸留法を採用している。 実験では、VeriDistillは大規模なVerilogデータセット上で最先端のベースラインを上回っている。
  論文  参考訳（メタデータ） (2024-10-30T04:20:10Z)
• Automated Placement of Analog Integrated Circuits using Priority-based Constructive Heuristic [0.0]
  われわれは,いわゆるポケット,合併の可能性,デバイス間のパラメトリジブルな最小距離を必要とする,特定の種類のアナログ配置に注目した。 我々の解は回路の境界ボックスの周長と近似ワイヤ長を最小化する。 本手法は,手作業による設計を伴い,合成された産業事例と実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実
  論文  参考訳（メタデータ） (2024-10-18T07:16:59Z)
• Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
  我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。 本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。 我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
  論文  参考訳（メタデータ） (2024-03-26T16:33:12Z)
• Compositional Generative Inverse Design [69.22782875567547]
  入力変数を設計して目的関数を最適化する逆設計は重要な問題である。 拡散モデルにより得られた学習エネルギー関数を最適化することにより、そのような逆例を避けることができることを示す。 N-body 相互作用タスクと2次元多面体設計タスクにおいて,実験時に学習した拡散モデルを構成することにより,初期状態と境界形状を設計できることを示す。
  論文  参考訳（メタデータ） (2024-01-24T01:33:39Z)
• Retrieval-Guided Reinforcement Learning for Boolean Circuit Minimization [23.075466444266528]
  本研究は論理合成のための学習と探索技術について徹底的に検討する。 ABC-RLは、検索プロセス中に事前学習したエージェントからのレコメンデーションを順応的に調整する、巧妙に調整された$alpha$パラメータである。 その結果, 合成回路のQoR(Quality-of-result)は, 最先端技術と比較して最大24.8%向上した。
  論文  参考訳（メタデータ） (2024-01-22T18:46:30Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• OTOv3: Automatic Architecture-Agnostic Neural Network Training and Compression from Structured Pruning to Erasing Operators [57.145175475579315]
  このトピックは、構造化プルーニングからニューラルアーキテクチャサーチまで、さまざまなテクニックにまたがっている。 第3世代のOTOv3(Noth-Train-Once)を導入する。 我々は,構造化プルーニングとニューラルアーキテクチャ探索におけるOTOv3の有効性を実証した。
  論文  参考訳（メタデータ） (2023-12-15T00:22:55Z)
• End-to-End Meta-Bayesian Optimisation with Transformer Neural Processes [52.818579746354665]
  本稿では,ニューラルネットワークを一般化し,トランスフォーマーアーキテクチャを用いて獲得関数を学習する,エンド・ツー・エンドの差別化可能な最初のメタBOフレームワークを提案する。 我々は、この強化学習(RL)によるエンドツーエンドのフレームワークを、ラベル付き取得データの欠如に対処できるようにします。
  論文  参考訳（メタデータ） (2023-05-25T10:58:46Z)
• INVICTUS: Optimizing Boolean Logic Circuit Synthesis via Synergistic Learning and Search [18.558280701880136]
  最先端論理合成アルゴリズムは、多数の論理最小化を持つ。 INVICTUSは、以前に見られた設計のトレーニングデータセットに基づいて、論理最小化のシーケンスを生成する。
  論文  参考訳（メタデータ） (2023-05-22T15:50:42Z)
• Hybrid Graph Models for Logic Optimization via Spatio-Temporal Information [15.850413267830522]
  EDAにおけるプロダクション対応MLアプリケーションを妨げるおもな懸念点は、正確性要件と一般化能力である。 本稿では,高精度なQoR推定に対するハイブリッドグラフニューラルネットワーク(GNN)に基づくアプローチを提案する。 3.3百万のデータポイントの評価によると、トレーニング中に見つからないデザインの絶対パーセンテージエラー(MAPE)は1.2%と3.1%に満たない。
  論文  参考訳（メタデータ） (2022-01-20T21:12:22Z)
• Recent Developments Combining Ensemble Smoother and Deep Generative Networks for Facies History Matching [58.720142291102135]
  本研究は、ファシズムモデルのための連続パラメータ化を構築するためのオートエンコーダネットワークの利用に焦点を当てる。 本稿では,VAE,GAN,Wasserstein GAN,変分自動符号化GAN,サイクルGANの主成分分析(PCA),転送スタイルネットワークのPCA,スタイル損失のVAEの7種類の定式化をベンチマークする。
  論文  参考訳（メタデータ） (2020-05-08T21:32:42Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。