論文の概要: Automated Placement of Analog Integrated Circuits using Priority-based Constructive Heuristic
- arxiv url: http://arxiv.org/abs/2411.02406v2
- Date: Wed, 13 Nov 2024 08:18:38 GMT
- ステータス: 翻訳完了
- システム内更新日: 2024-11-14 19:25:07.999198
- Title: Automated Placement of Analog Integrated Circuits using Priority-based Constructive Heuristic
- Title（参考訳）: 優先度に基づく構成的ヒューリスティックを用いたアナログ集積回路の自動配置
- Authors: Josef Grus, Zdeněk Hanzálek,
- Abstract要約: われわれは,いわゆるポケット,合併の可能性,デバイス間のパラメトリジブルな最小距離を必要とする,特定の種類のアナログ配置に注目した。
我々の解は回路の境界ボックスの周長と近似ワイヤ長を最小化する。
本手法は,手作業による設計を伴い,合成された産業事例と実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実物実
- 参考スコア（独自算出の注目度）: 0.0
- License:
- Abstract: This paper presents a heuristic approach for solving the placement of Analog and Mixed-Signal Integrated Circuits. Placement is a crucial step in the physical design of integrated circuits. During this step, designers choose the position and variant of each circuit device. We focus on the specific class of analog placement, which requires so-called pockets, their possible merging, and parametrizable minimum distances between devices, which are features mostly omitted in recent research and literature. We formulate the problem using Integer Linear Programming and propose a priority-based constructive heuristic inspired by algorithms for the Facility Layout Problem. Our solution minimizes the perimeter of the circuit's bounding box and the approximated wire length. Multiple variants of the devices with different dimensions are considered. Furthermore, we model constraints crucial for the placement problem, such as symmetry groups and blockage areas. Our outlined improvements make the heuristic suitable to handle complex rules of placement. With a search guided either by a Genetic Algorithm or a Covariance Matrix Adaptation Evolution Strategy, we show the quality of the proposed method on both synthetically generated and real-life industrial instances accompanied by manually created designs. Furthermore, we apply reinforcement learning to control the hyper-parameters of the genetic algorithm. Synthetic instances with more than 200 devices demonstrate that our method can tackle problems more complex than typical industry examples. We also compare our method with results achieved by contemporary state-of-the-art methods on the MCNC and GSRC datasets.
- Abstract（参考訳）: 本稿では,AnalogとMixed-Signal Integrated Circuitsの配置を解決するためのヒューリスティックなアプローチを提案する。
配置は集積回路の物理設計における重要なステップである。
このステップでは、デザイナは各回路デバイスの位置とバリエーションを選択する。
われわれは, ポケット, マージ可能な, デバイス間のパラメトリジブルな最小距離を必要とする, アナログ配置の特定のクラスに注目し, 主に最近の研究や文献で省略されている特徴について考察する。
Integer Linear Programmingを用いて問題を定式化し,施設レイアウト問題に対するアルゴリズムに着想を得た優先度に基づく建設的ヒューリスティックを提案する。
我々の解は回路の境界ボックスの周長と近似ワイヤ長を最小化する。
異なる次元の装置の複数の変種が考慮されている。
さらに、対称群や閉塞領域などの配置問題に不可欠な制約をモデル化する。
我々の概略した改善は、配置の複雑な規則を扱うのにヒューリスティックに適している。
遺伝的アルゴリズムまたは共分散行列適応進化戦略によって導かれる探索により,手作業で作成した設計を伴って合成された産業事例と実生活事例の両方において,提案手法の質を示す。
さらに,遺伝的アルゴリズムのハイパーパラメータ制御に強化学習を適用した。
200以上のデバイスを持つ合成インスタンスは、我々の手法が典型的な産業事例よりも複雑な問題に対処できることを実証している。
また,提案手法を,MCNCおよびGSRCデータセット上の現代最先端手法により達成された結果と比較した。
関連論文リスト
- CktGen: Specification-Conditioned Analog Circuit Generation [28.780603785886242]
本稿では,特定の仕様に基づいてアナログ回路を直接生成するタスクを提案する。
具体的には、単純だが効果的な変分オートエンコーダ(VAE)モデルであるCktGenを提案する。
オープンサーキットベンチマーク(OCB)の総合的な実験を行い、モデル間の整合性を評価するための新しい評価指標を導入する。
論文 参考訳（メタデータ） (2024-10-01T18:35:44Z) - Finding Transformer Circuits with Edge Pruning [71.12127707678961]
自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。
本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。
その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
論文 参考訳（メタデータ） (2024-06-24T16:40:54Z) - Random Aggregate Beamforming for Over-the-Air Federated Learning in Large-Scale Networks [66.18765335695414]
本稿では,アグリゲーションエラーを最小限に抑え,選択したデバイス数を最大化する目的で,共同装置の選択とアグリゲーションビームフォーミング設計について検討する。
コスト効率のよい方法でこの問題に取り組むために,ランダムな集合ビームフォーミング方式を提案する。
また, 得られた集計誤差と, デバイス数が大きい場合に選択したデバイス数についても解析を行った。
論文 参考訳（メタデータ） (2024-02-20T23:59:45Z) - Equivariant Deep Weight Space Alignment [54.65847470115314]
本稿では,ウェイトアライメント問題を解決するための学習を目的とした新しいフレームワークを提案する。
まず、重み調整が2つの基本対称性に一致することを証明し、それからこれらの対称性を尊重する深いアーキテクチャを提案する。
論文 参考訳（メタデータ） (2023-10-20T10:12:06Z) - Constraint programming models for depth-optimal qubit assignment and
SWAP-based routing [0.0]
量子ビット割り当てとルーティング問題に対する制約プログラミング(CP)モデルを提案する。
回路深さ最小化のための整数線形プログラミング(ILP)モデルと比較する。
実験分析の結果,提案手法はソリューションの品質と実行時間の両方において,ILPモデルよりも優れていることがわかった。
論文 参考訳（メタデータ） (2023-06-14T16:42:36Z) - One-Dimensional Deep Image Prior for Curve Fitting of S-Parameters from
Electromagnetic Solvers [57.441926088870325]
Deep Image Prior(ディープ・イメージ・プライオリ、ディープ・イメージ・プライオリ、DIP)は、ランダムなd畳み込みニューラルネットワークの重みを最適化し、ノイズや過度な測定値からの信号に適合させる技術である。
本稿では,Vector Fitting (VF) の実装に対して,ほぼすべてのテスト例において優れた性能を示す。
論文 参考訳（メタデータ） (2023-06-06T20:28:37Z) - Task-Oriented Sensing, Computation, and Communication Integration for
Multi-Device Edge AI [108.08079323459822]
本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。
推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
論文 参考訳（メタデータ） (2022-07-03T06:57:07Z) - Automated Circuit Sizing with Multi-objective Optimization based on
Differential Evolution and Bayesian Inference [1.1579778934294358]
一般化微分進化3(GDE3)とガウス過程(GP)に基づく設計最適化手法を提案する。
提案手法は,多数の設計変数を持つ複雑な回路の小型化を実現し,多くの競合対象を最適化する。
本研究では,2つの電圧レギュレータにおいて,異なるレベルの複雑さを示す手法について検討した。
論文 参考訳（メタデータ） (2022-06-06T06:48:45Z) - Ranking Cost: Building An Efficient and Scalable Circuit Routing Planner
with Evolution-Based Optimization [49.207538634692916]
そこで我々は、効率よくトレーニング可能なルータを形成するための新しい回路ルーティングアルゴリズム、Randing Costを提案する。
提案手法では,A*ルータが適切な経路を見つけるのに役立つコストマップと呼ばれる新しい変数群を導入する。
我々のアルゴリズムはエンドツーエンドで訓練されており、人工データや人間の実演は一切使用しない。
論文 参考訳（メタデータ） (2021-10-08T07:22:45Z) - A general approach for identifying hierarchical symmetry constraints for
analog circuit layout [2.249249418652524]
本稿では,対称性制約の自動生成のための一般的な方法論を提案する。
提案手法は階層的に動作し,複数の対称性の軸を回路内で抽出するためにグラフベースのアルゴリズムを用いる。
このアルゴリズムの重要な要素は、繰り返される構造の配列を識別する能力である。
論文 参考訳（メタデータ） (2020-09-30T18:34:58Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。