論文の概要: Efficient Quantum Circuit Compilation for Near-Term Quantum Advantage
- arxiv url: http://arxiv.org/abs/2501.07387v1
- Date: Mon, 13 Jan 2025 15:04:39 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-01-14 14:23:30.589848
- Title: Efficient Quantum Circuit Compilation for Near-Term Quantum Advantage
- Title（参考訳）: 短期量子アドバンテージのための効率的な量子回路コンパイル
- Authors: Yuchen Guo, Shuo Yang,
- Abstract要約: 本稿では,ターゲット量子回路をレンガ壁配置に近似的にコンパイルする手法を提案する。
この新しい回路設計は、実際の量子コンピュータで直接実装できる2量子CNOTゲートで構成されている。
- 参考スコア（独自算出の注目度）: 17.38734393793605
- License:
- Abstract: Quantum noise in real-world devices poses a significant challenge in achieving practical quantum advantage, since accurately compiled and executed circuits are typically deep and highly susceptible to decoherence. To facilitate the implementation of complex quantum algorithms on noisy hardware, we propose an approximate method for compiling target quantum circuits into brick-wall layouts. This new circuit design consists of two-qubit CNOT gates that can be directly implemented on real quantum computers, in conjunction with optimized one-qubit gates, to approximate the essential dynamics of the original circuit while significantly reducing its depth. Our approach is evaluated through numerical simulations of time-evolution circuits for the critical Ising model, quantum Fourier transformation, and Haar-random quantum circuits, as well as experiments on IBM quantum platforms. By accounting for compilation error and circuit noise, we demonstrate that time evolution and quantum Fourier transformation circuits achieve high compression rates, while random quantum circuits are less compressible. The degree of compression is related to the rate of entanglement accumulation in the target circuit. In particular, experiments on IBM platforms achieve a compression rate of $12.5$ for $N=12$, significantly extending the application of current quantum devices. Furthermore, large-scale numerical simulations for system sizes up to $N=30$ reveal that the optimal depth $d_{\mathrm{max}}$ to achieve maximal overall fidelity is independent of system size $N$, suggesting the scalability of our method for large quantum devices in terms of quantum resources.
- Abstract（参考訳）: 現実のデバイスにおける量子ノイズは、正確にコンパイルされ、実行された回路は一般にディープで、デコヒーレンスの影響を受けやすいため、実用的な量子優位を達成する上で大きな課題となる。
ノイズの多いハードウェア上での複雑な量子アルゴリズムの実装を容易にするために,ターゲット量子回路をブロックウォールレイアウトにコンパイルする近似手法を提案する。
この新しい回路設計は、2量子ビットのCNOTゲートで構成されており、実際の量子コンピュータに直接実装でき、最適化された1量子ビットゲートと組み合わせて、元の回路の本質的ダイナミクスを近似し、その深さを著しく低減することができる。
本手法は, 臨界イジングモデル, 量子フーリエ変換, ハールランダム量子回路の時間進化回路の数値シミュレーションおよびIBM量子プラットフォームの実験により評価した。
コンパイル誤差と回路ノイズを考慮することで、時間進化と量子フーリエ変換回路は高い圧縮率を達成する一方、ランダム量子回路は圧縮性が低いことを示す。
圧縮の度合いは、ターゲット回路における絡み合いの蓄積率に関係している。
特に、IBMプラットフォームにおける実験は、現在の量子デバイスの適用を大幅に拡張し、$N=12$で$2.5$の圧縮率を達成する。
さらに,システムサイズを最大で$N=30$までの大規模数値シミュレーションにより,最大全体の忠実度を達成するための最適深度$d_{\mathrm{max}}$がシステムサイズ$N$とは独立であることを明らかにする。
関連論文リスト
- Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Quantum Fourier Transform using Dynamic Circuits [0.0]
動的量子回路では、回路実行中に中間回路の測定から古典的な情報がフォワードされる。
特に、リソース要求のスケーリングは、標準ユニタリな定式化において$O(n)$ 2-qubit ゲートから、動的にその中間回路を計測する $O(n)$ 2-qubit ゲートに還元される。
論文 参考訳（メタデータ） (2024-03-14T15:58:00Z) - A Quantum-Classical Collaborative Training Architecture Based on Quantum
State Fidelity [50.387179833629254]
我々は,コ・テンク (co-TenQu) と呼ばれる古典量子アーキテクチャを導入する。
Co-TenQuは古典的なディープニューラルネットワークを41.72%まで向上させる。
他の量子ベースの手法よりも1.9倍も優れており、70.59%少ない量子ビットを使用しながら、同様の精度を達成している。
論文 参考訳（メタデータ） (2024-02-23T14:09:41Z) - Efficient implementation of discrete-time quantum walks on quantum computers [0.0]
本稿では、離散時間量子ウォーク(DTQW)モデルを実装した効率的でスケーラブルな量子回路を提案する。
DTQWの時間ステップ$t$の場合、提案回路はO(n2 + nt)$2キュービットゲートしか必要とせず、現在の最も効率的な実装は$O(n2 t)$である。
論文 参考訳（メタデータ） (2024-02-02T19:11:41Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - SAT-Based Quantum Circuit Adaptation [0.9784637657097822]
量子回路を普遍的な量子ゲートセットからターゲットハードウェアの量子ゲートセットに適応させることは、意図された量子計算の忠実度と持続時間に決定的な影響を与える。
我々は、許容される置換と分解の集合を与えられた量子回路適応を最適化する満足度変調理論モデルを開発する。
論文 参考訳（メタデータ） (2023-01-27T14:09:29Z) - Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。
我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
論文 参考訳（メタデータ） (2022-04-12T19:39:31Z) - Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。
3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
論文 参考訳（メタデータ） (2021-08-03T17:49:09Z) - Exploiting dynamic quantum circuits in a quantum algorithm with
superconducting qubits [0.207811670193148]
超伝導系量子システム上に動的量子回路を構築する。
我々は、量子位相推定という最も基本的な量子アルゴリズムの1つを適応バージョンで活用する。
我々は、動的回路を用いたリアルタイム量子コンピューティングのバージョンが、実質的で有意義な利点をもたらすことを実証した。
論文 参考訳（メタデータ） (2021-02-02T18:51:23Z) - Boundaries of quantum supremacy via random circuit sampling [69.16452769334367]
Googleの最近の量子超越性実験は、量子コンピューティングがランダムな回路サンプリングという計算タスクを実行する遷移点を示している。
観測された量子ランタイムの利点の制約を、より多くの量子ビットとゲートで検討する。
論文 参考訳（メタデータ） (2020-05-05T20:11:53Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。