論文の概要: PICBench: Benchmarking LLMs for Photonic Integrated Circuits Design

• arxiv url: http://arxiv.org/abs/2502.03159v1
• Date: Wed, 05 Feb 2025 13:32:29 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-02-06 14:26:57.881561
• Title: PICBench: Benchmarking LLMs for Photonic Integrated Circuits Design
• Title（参考訳）: PICBench:フォトニック集積回路設計のためのベンチマークLCM
• Authors: Yuchao Wu, Xiaofei Yu, Hao Chen, Yang Luo, Yeyu Tong, Yuzhe Ma,
• Abstract要約: 大規模言語モデル (LLM) は、デジタルチップ設計における様々なタスクの自動化において顕著な可能性を示している。 PICBenchは,PIC設計の自動生成に特化して設計された,最初のベンチマークおよび評価フレームワークである。 私たちのベンチマークは、基本的なデバイス設計からより複雑な回路レベルの設計まで、何十という細心の注意を要するPIC設計の問題で構成されています。
• 参考スコア（独自算出の注目度）: 11.843730779173491
• License:
• Abstract: While large language models (LLMs) have shown remarkable potential in automating various tasks in digital chip design, the field of Photonic Integrated Circuits (PICs)-a promising solution to advanced chip designs-remains relatively unexplored in this context. The design of PICs is time-consuming and prone to errors due to the extensive and repetitive nature of code involved in photonic chip design. In this paper, we introduce PICBench, the first benchmarking and evaluation framework specifically designed to automate PIC design generation using LLMs, where the generated output takes the form of a netlist. Our benchmark consists of dozens of meticulously crafted PIC design problems, spanning from fundamental device designs to more complex circuit-level designs. It automatically evaluates both the syntax and functionality of generated PIC designs by comparing simulation outputs with expert-written solutions, leveraging an open-source simulator. We evaluate a range of existing LLMs, while also conducting comparative tests on various prompt engineering techniques to enhance LLM performance in automated PIC design. The results reveal the challenges and potential of LLMs in the PIC design domain, offering insights into the key areas that require further research and development to optimize automation in this field. Our benchmark and evaluation code is available at https://github.com/PICDA/PICBench.
• Abstract（参考訳）: 大規模言語モデル (LLM) は、デジタルチップ設計における様々なタスクの自動化において顕著な可能性を示しているが、フォトニック集積回路 (PIC) の分野は、この文脈で比較的研究されていない高度なチップ設計に対する有望な解決策である。 PICの設計は、フォトニックチップの設計にまつわるコードの広範囲かつ反復的な性質のために、時間がかかり、エラーを起こしやすい。 本稿では LLM を用いた PIC 設計自動生成のためのベンチマークおよび評価フレームワークである PICBench について紹介する。 私たちのベンチマークは、基本的なデバイス設計からより複雑な回路レベルの設計まで、何十という細心の注意を要するPIC設計の問題で構成されています。 シミュレーション出力と専門家によるソリューションを比較し、オープンソースのシミュレータを活用することにより、生成されたPIC設計の構文と機能の両方を自動的に評価する。 PIC 自動設計における LLM 性能向上のための各種プロンプト技術の比較試験も行った。 その結果、PIC設計領域におけるLCMの課題と可能性を明らかにし、この分野における自動化を最適化するためにさらなる研究と開発を必要とする重要な領域についての洞察を提供する。 ベンチマークと評価コードはhttps://github.com/PICDA/PICBench.comで公開されている。

関連論文リスト

• AMSnet-KG: A Netlist Dataset for LLM-based AMS Circuit Auto-Design Using Knowledge Graph RAG [15.61553255884534]
  大型言語モデル(LLM)は電子設計自動化(EDA)アプリケーションのための強力なツールとして登場した。 本稿では,様々なAMS回路スキーマとネットリストを含むデータセットであるAMSnet-KGを紹介する。 LLMに埋め込まれた包括的知識を利用する自動AMS回路生成フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-11-07T02:49:53Z)
• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• Digital ASIC Design with Ongoing LLMs: Strategies and Prospects [0.0]
  大きな言語モデル(LLM)は、ハードウェア記述言語(HDL)コードの自動生成の可能性を秘め、将来性のある開発と見なされている。 本稿では,LLMをデジタルASIC設計に活用するためのターゲット戦略を提案する。
  論文  参考訳（メタデータ） (2024-04-25T05:16:57Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• ChipGPT: How far are we from natural language hardware design [34.22592995908168]
  この研究は、自然言語仕様からハードウェアロジック設計を生成するLLMを探索する自動設計環境の実証を試みる。 LLMをベースとしたスケーラブルな4段階ゼロコード論理設計フレームワークを提案する。
  論文  参考訳（メタデータ） (2023-05-23T12:54:02Z)
• The Basis of Design Tools for Quantum Computing: Arrays, Decision Diagrams, Tensor Networks, and ZX-Calculus [55.58528469973086]
  量子コンピュータは、古典的コンピュータが決して起こらない重要な問題を効率的に解決することを約束する。 完全に自動化された量子ソフトウェアスタックを開発する必要がある。 この研究は、今日のツールの"内部"の外観を提供し、量子回路のシミュレーション、コンパイル、検証などにおいてこれらの手段がどのように利用されるかを示す。
  論文  参考訳（メタデータ） (2023-01-10T19:00:00Z)
• CodeRL: Mastering Code Generation through Pretrained Models and Deep Reinforcement Learning [92.36705236706678]
  CodeRLは、事前訓練されたLMと深層強化学習によるプログラム合成タスクのための新しいフレームワークである。 推論中、我々は重要なサンプリング戦略を持つ新しい生成手順を導入する。 モデルバックボーンについては,CodeT5のエンコーダデコーダアーキテクチャを拡張し,学習目標を拡張した。
  論文  参考訳（メタデータ） (2022-07-05T02:42:15Z)
• NAS-Count: Counting-by-Density with Neural Architecture Search [74.92941571724525]
  ニューラルアーキテクチャサーチ(NAS)を用いたカウントモデルの設計を自動化する エンド・ツー・エンドの検索エンコーダ・デコーダアーキテクチャであるAutomatic Multi-Scale Network(AMSNet)を導入する。
  論文  参考訳（メタデータ） (2020-02-29T09:18:17Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。