論文の概要: ShortCircuit: AlphaZero-Driven Circuit Design

• arxiv url: http://arxiv.org/abs/2408.09858v2
• Date: Wed, 2 Oct 2024 12:22:10 GMT
• ステータス: 処理完了
• システム内更新日: 2024-11-08 06:55:48.666676
• Title: ShortCircuit: AlphaZero-Driven Circuit Design
• Title（参考訳）: ShortCircuit: AlphaZero駆動回路設計
• Authors: Dimitrios Tsaras, Antoine Grosnit, Lei Chen, Zhiyao Xie, Haitham Bou-Ammar, Mingxuan Yuan,
• Abstract要約: チップ設計は、真理表のような関数記述からAND-Inverter Graphs(AIG)のような回路を生成することに大きく依存している。 近年のディープラーニングの進歩は回路設計を加速することを目的としているが、これらの取り組みは主に合成以外のタスクに焦点を当てている。 本稿では,AIGの構造特性を活用し,効率的な宇宙探査を行う新しいトランスフォーマーアーキテクチャであるShortCircuitを紹介する。
• 参考スコア（独自算出の注目度）: 12.3162550019215
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Chip design relies heavily on generating Boolean circuits, such as AND-Inverter Graphs (AIGs), from functional descriptions like truth tables. This generation operation is a key process in logic synthesis, a primary chip design stage. While recent advances in deep learning have aimed to accelerate circuit design, these efforts have mostly focused on tasks other than synthesis, and traditional heuristic methods have plateaued. In this paper, we introduce ShortCircuit, a novel transformer-based architecture that leverages the structural properties of AIGs and performs efficient space exploration. Contrary to prior approaches attempting end-to-end generation of logic circuits using deep networks, ShortCircuit employs a two-phase process combining supervised with reinforcement learning to enhance generalization to unseen truth tables. We also propose an AlphaZero variant to handle the double exponentially large state space and the reward sparsity, enabling the discovery of near-optimal designs. To evaluate the generative performance of our model , we extract 500 truth tables from a set of 20 real-world circuits. ShortCircuit successfully generates AIGs for $98\%$ of the 8-input test truth tables, and outperforms the state-of-the-art logic synthesis tool, ABC, by $18.62\%$ in terms of circuits size.
• Abstract（参考訳）: チップ設計は、真理表のような関数記述から AND-Inverter Graphs (AIG) のようなブール回路を生成することに大きく依存している。 この生成操作は、論理合成において重要なプロセスであり、プライマリチップ設計段階である。 近年のディープラーニングの進歩は回路設計を加速することを目的としているが、これらの取り組みは合成以外のタスクに重点を置いており、従来のヒューリスティックな手法が停滞している。 本稿では,AIGの構造特性を活用し,効率的な宇宙探査を行う新しいトランスフォーマーアーキテクチャであるShortCircuitを紹介する。 ShortCircuitは、ディープネットワークを用いたエンド・ツー・エンドの論理回路の生成を試みる以前のアプローチとは対照的に、強化学習と教師付き学習を組み合わせた2相プロセスを用いて、見えない真理表への一般化を強化する。 また、指数関数的に大きい2つの状態空間と報酬空間を扱うためのAlphaZero変種を提案し、準最適設計の発見を可能にした。 モデルの生成性能を評価するため,20個の実世界の回路から500個の真理表を抽出する。 ShortCircuitは8入力テスト真理表の9,8 %$でAIGを生成し、回路サイズで最先端の論理合成ツールABCを18.62 %$で上回っている。

関連論文リスト

• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• Finding Transformer Circuits with Edge Pruning [71.12127707678961]
  自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。 本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。 その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
  論文  参考訳（メタデータ） (2024-06-24T16:40:54Z)
• CIRCUITSYNTH: Leveraging Large Language Models for Circuit Topology Synthesis [7.131266114437393]
  有効な回路トポロジの自動合成を容易にするためにLCMを利用する新しい手法であるCIRCUITSYNTHを導入する。 提案手法は,回路効率の向上と出力電圧の特定を目的とした今後の研究の基盤となる。
  論文  参考訳（メタデータ） (2024-06-06T01:59:59Z)
• Circuit Transformer: End-to-end Circuit Design by Predicting the Next Gate [20.8279111910994]
  言語はシーケンシャルなシンボルを通して表現する卓越した人間の能力であり、近年の大規模言語モデル(LLM)の進歩によって計算的に習得されている。 LLMは理解と推論において前例のない能力を示した。 回路も十分に大きな「回路モデル」でマスターでき、次の論理ゲートを単に予測することで電子設計タスクを克服できるだろうか?
  論文  参考訳（メタデータ） (2024-03-14T03:24:14Z)
• Retrieval-Guided Reinforcement Learning for Boolean Circuit Minimization [23.075466444266528]
  本研究は論理合成のための学習と探索技術について徹底的に検討する。 ABC-RLは、検索プロセス中に事前学習したエージェントからのレコメンデーションを順応的に調整する、巧妙に調整された$alpha$パラメータである。 その結果, 合成回路のQoR(Quality-of-result)は, 最先端技術と比較して最大24.8%向上した。
  論文  参考訳（メタデータ） (2024-01-22T18:46:30Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• A Circuit Domain Generalization Framework for Efficient Logic Synthesis in Chip Design [92.63517027087933]
  論理合成(LS)の重要な課題は、回路を等価な機能を持つ単純化回路に変換することである。 この課題に対処するため、多くのLS演算子は、入力DAG上の各ノードに根付いたサブグラフに逐次変換を適用する。 本稿では,データ駆動型LS演算子のパラダイムであるPruneXを提案する。
  論文  参考訳（メタデータ） (2023-08-22T16:18:48Z)
• INVICTUS: Optimizing Boolean Logic Circuit Synthesis via Synergistic Learning and Search [18.558280701880136]
  最先端論理合成アルゴリズムは、多数の論理最小化を持つ。 INVICTUSは、以前に見られた設計のトレーニングデータセットに基づいて、論理最小化のシーケンスを生成する。
  論文  参考訳（メタデータ） (2023-05-22T15:50:42Z)
• Graph Neural Network Autoencoders for Efficient Quantum Circuit Optimisation [69.43216268165402]
  我々は、量子回路の最適化にグラフニューラルネットワーク(GNN)オートエンコーダの使い方を初めて提示する。 我々は、量子回路から有向非巡回グラフを構築し、そのグラフを符号化し、その符号化を用いてRL状態を表現する。 我々の手法は、非常に大規模なRL量子回路最適化に向けた最初の現実的な第一歩である。
  論文  参考訳（メタデータ） (2023-03-06T16:51:30Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。