論文の概要: HiAER-Spike: Hardware-Software Co-Design for Large-Scale Reconfigurable Event-Driven Neuromorphic Computing

• arxiv url: http://arxiv.org/abs/2504.03671v1
• Date: Thu, 20 Mar 2025 23:54:33 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-04-13 07:22:44.620807
• Title: HiAER-Spike: Hardware-Software Co-Design for Large-Scale Reconfigurable Event-Driven Neuromorphic Computing
• Title（参考訳）: HiAER-Spike:大規模再構成可能なイベント駆動ニューロモルフィックコンピューティングのためのハードウェアソフトウェア共同設計
• Authors: Gwenevere Frank, Gopabandhu Hota, Keli Wang, Abhinav Uppal, Omowuyi Olajide, Kenneth Yoshimoto, Leif Gibb, Qingbo Wang, Johannes Leugering, Stephen Deiss, Gert Cauwenberghs,
• Abstract要約: HiAER-Spikeは、再構成可能でイベント駆動型ニューロモルフィックコンピューティングプラットフォームである。 最大1億6000万のニューロンと400億のシナプスを持つ大きなスパイクニューラルネットワークを実行するように設計されている。
• 参考スコア（独自算出の注目度）: 0.10753375071491325
• License:
• Abstract: In this work, we present HiAER-Spike, a modular, reconfigurable, event-driven neuromorphic computing platform designed to execute large spiking neural networks with up to 160 million neurons and 40 billion synapses - roughly twice the neurons of a mouse brain at faster-than real-time. This system, which is currently under construction at the UC San Diego Supercomputing Center, comprises a co-designed hard- and software stack that is optimized for run-time massively parallel processing and hierarchical address-event routing (HiAER) of spikes while promoting memory-efficient network storage and execution. Our architecture efficiently handles both sparse connectivity and sparse activity for robust and low-latency event-driven inference for both edge and cloud computing. A Python programming interface to HiAER-Spike, agnostic to hardware-level detail, shields the user from complexity in the configuration and execution of general spiking neural networks with virtually no constraints in topology. The system is made easily available over a web portal for use by the wider community. In the following we provide an overview of the hard- and software stack, explain the underlying design principles, demonstrate some of the system's capabilities and solicit feedback from the broader neuromorphic community.
• Abstract（参考訳）: In this work, we present HiAER-Spike, a modular, reconfigurable, event-driven neuromorphic computing platform designed to execute large spiking neural network with up 160 million neurons and 400 billion synapses —— マウス脳のニューロンの約2倍の速さでリアルタイムに実行するように設計されている。 現在、カリフォルニア大学サンディエゴ校のスーパーコンピュータセンターで建設中であるこのシステムは、メモリ効率のよいネットワークストレージと実行を促進しながら、実行時の大規模並列処理と階層的なアドレスイベントルーティング(HiAER)に最適化されたハードスタックとソフトウェアスタックで構成されている。 我々のアーキテクチャは、エッジとクラウドコンピューティングの両方に対して、堅牢で低レイテンシなイベント駆動推論のために、疎結合性とスパースアクティビティの両方を効率的に処理します。 HiAER-SpikeのPythonプログラミングインターフェースは、ハードウェアレベルの詳細を知らないが、トポロジにほとんど制約のない一般的なスパイクニューラルネットワークの構成と実行の複雑さからユーザを保護する。 システムはWebポータル上で簡単に利用でき、より広いコミュニティで利用することができる。 次の記事では、ハードおよびソフトウェアスタックの概要を説明し、基礎となる設計原則を説明し、システムの能力の一部を実証し、より広範なニューロモーフィックコミュニティからのフィードバックを求めます。

関連論文リスト

• Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
  ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。 スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。 分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。 本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
  論文  参考訳（メタデータ） (2024-11-07T14:08:35Z)
• RNC: Efficient RRAM-aware NAS and Compilation for DNNs on Resource-Constrained Edge Devices [0.30458577208819987]
  我々は抵抗性ランダムアクセスメモリ(RRAM)に基づく加速器のためのエッジフレンドリーなディープニューラルネットワーク(DNN)の開発を目指している。 本稿では,特定のハードウェア制約を満たす最適化ニューラルネットワークを探索するための,エッジコンパイルとリソース制約付きRRAM対応ニューラルネットワーク探索(NAS)フレームワークを提案する。 NASが速度に最適化した結果のモデルは5x-30倍のスピードアップを達成した。
  論文  参考訳（メタデータ） (2024-09-27T15:35:36Z)
• Scalable Network Emulation on Analog Neuromorphic Hardware [3.1934373544259813]
  本稿では,BrainScaleS-2アクセラレーション型ニューロモルフィックプラットフォームのための新しいソフトウェア機能を提案する。 大規模なスパイクニューラルネットワークの分割エミュレーションを容易にする。 単チップBrainScaleS-2システムの物理的サイズ制約を超える2つのディープスパイクニューラルネットワークモデルのトレーニングを実演する。
  論文  参考訳（メタデータ） (2024-01-30T09:27:05Z)
• Fluid Batching: Exit-Aware Preemptive Serving of Early-Exit Neural Networks on Edge NPUs [74.83613252825754]
  スマートエコシステム(smart ecosystems)"は、スタンドアロンではなく、センセーションが同時に行われるように形成されています。 これはデバイス上の推論パラダイムを、エッジにニューラル処理ユニット(NPU)をデプロイする方向にシフトしている。 そこで本研究では,実行時のプリエンプションが到着・終了プロセスによってもたらされる動的性を考慮に入れた,新しい早期終了スケジューリングを提案する。
  論文  参考訳（メタデータ） (2022-09-27T15:04:01Z)
• NumS: Scalable Array Programming for the Cloud [82.827921577004]
  タスクベース分散システム上でNumPyのような表現を最適化する配列プログラミングライブラリであるNumSを提案する。 これはLoad Simulated Hierarchical Scheduling (LSHS)と呼ばれる新しいスケジューラによって実現される。 LSHSは、ネットワーク負荷を2倍減らし、メモリを4倍減らし、ロジスティック回帰問題において実行時間を10倍減らし、Rayの性能を向上させる。
  論文  参考訳（メタデータ） (2022-06-28T20:13:40Z)
• Dynamic Split Computing for Efficient Deep Edge Intelligence [78.4233915447056]
  通信チャネルの状態に基づいて最適な分割位置を動的に選択する動的分割計算を導入する。 本研究では,データレートとサーバ負荷が時間とともに変化するエッジコンピューティング環境において,動的スプリットコンピューティングが高速な推論を実現することを示す。
  論文  参考訳（メタデータ） (2022-05-23T12:35:18Z)
• A Scalable Approach to Modeling on Accelerated Neuromorphic Hardware [0.0]
  この研究は、物理モデリングに基づくハイブリッドアクセラレーション型ニューロモルフィックハードウェアアーキテクチャであるBrainScaleS-2システムのソフトウェア側面を示す。 本稿では,BrainScaleS-2オペレーティングシステム(実験ワークフロー,API階層化,ソフトウェア設計,プラットフォーム操作)のキーとなる側面を紹介する。 焦点は、マルチコンポーネントニューロン、ハードウェア・イン・ザ・ループトレーニングのための高速な再構成、組み込みプロセッサのアプリケーション、非スパイキング操作モード、インタラクティブなプラットフォームアクセス、持続可能なハードウェア/ソフトウェアの共同開発など、新しいシステムとソフトウェア機能である。
  論文  参考訳（メタデータ） (2022-03-21T16:30:18Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Design of Many-Core Big Little \mu Brain for Energy-Efficient Embedded Neuromorphic Computing [0.9349784561232036]
  深層畳み込みニューラルネットワーク(SDCNN)の計算を高速化するために,$muBrainベースのスケーラブル多コアニューロモルフィックハードウェアを提案する。 提案手法はエネルギー(37%から98%)を削減し、レイテンシ(9%から25%)を低減し、アプリケーションスループット(20%から36%)を向上することを示した。
  論文  参考訳（メタデータ） (2021-11-23T13:04:45Z)
• A Design Flow for Mapping Spiking Neural Networks to Many-Core Neuromorphic Hardware [4.527975416669432]
  多コアニューロモルフィックハードウェアは、大規模な機械学習モデルを実行することが期待されている。 設計の複雑さに対処するためには、リアルタイムのパフォーマンスを保証するために予測可能な設計フローが必要である。 スパイクニューラルネットワークを多コアニューロモルフィックハードウェアにマッピングするためのSDFGに基づく設計フローを提案する。
  論文  参考訳（メタデータ） (2021-08-27T18:08:08Z)
• One-step regression and classification with crosspoint resistive memory arrays [62.997667081978825]
  高速で低エネルギーのコンピュータは、エッジでリアルタイム人工知能を実現するために要求されている。 ワンステップ学習は、ボストンの住宅のコスト予測と、MNIST桁認識のための2層ニューラルネットワークのトレーニングによって支援される。 結果は、クロスポイントアレイ内の物理計算、並列計算、アナログ計算のおかげで、1つの計算ステップで得られる。
  論文  参考訳（メタデータ） (2020-05-05T08:00:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。