論文の概要: ShadowBinding: Realizing Effective Microarchitectures for In-Core Secure Speculation Schemes

• arxiv url: http://arxiv.org/abs/2504.07018v1
• Date: Wed, 09 Apr 2025 16:33:42 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-04-10 13:05:12.117933
• Title: ShadowBinding: Realizing Effective Microarchitectures for In-Core Secure Speculation Schemes
• Title（参考訳）: Shadow Binding: コア内のセキュアな推測スキームのための効果的なマイクロアーキテクチャの実現
• Authors: Amund Bergland Kvalsvik, Magnus Själander,
• Abstract要約: 2つの最先端のセキュアスキームに有効なマイクロアーキテクチャを提案する。 In-core secure schemesのIPC影響は、以前推定されたよりも高いことが判明した。
• 参考スコア（独自算出の注目度）: 1.359473465752453
• License:
• Abstract: Secure speculation schemes have shown great promise in the war against speculative side-channel attacks, and will be a key building block for developing secure, high-performance architectures moving forward. As the field matures, the need for rigorous microarchitectures, and corresponding performance and cost analysis, become critical for evaluating secure schemes and for enabling their future adoption. In ShadowBinding, we present effective microarchitectures for two state-of-the-art secure schemes, uncovering and mitigating fundamental microarchitectural limitations within the analyzed schemes, and provide important design characteristics. We uncover that Speculative Taint Tracking's (STT's) rename-based taint computation must be completed in a single cycle, creating an expensive dependency chain which greatly limits performance for wider processor cores. We also introduce a novel michroarchitectural approach for STT, named STT-Issue, which, by delaying the taint computation to the issue stage, eliminates the dependency chain, achieving better instructions per cycle (IPC), timing, area, and performance results. Through a comprehensive evaluation of our STT and Non-Speculative Data Access (NDA) microarchitectural designs on the RISC-V Berkeley Out-of-Order Machine, we find that the IPC impact of in-core secure schemes is higher than previously estimated, close to 20% for the highest performance core. With insights into timing from our RTL evaluation, the performance loss, created by the combined impact of IPC and timing, becomes even greater, at 35%, 27%, and 22% for STT-Rename, STT-Issue, and NDA, respectively. If these trends were to hold for leading processor core designs, the performance impact would be well over 30%, even for the best-performing scheme.
• Abstract（参考訳）: セキュアな投機スキームは、投機的なサイドチャネル攻撃に対する戦争において大きな可能性を示しており、今後、セキュアで高性能なアーキテクチャを開発するための重要なビルディングブロックとなるだろう。 フィールドが成熟するにつれて、厳密なマイクロアーキテクチャの必要性と、それに対応するパフォーマンスとコスト分析が、セキュアなスキームの評価と将来的な採用の実現に欠かせないものとなる。 ShadowBindingでは、2つの最先端のセキュアなスキームに対して効果的なマイクロアーキテクチャを提案し、分析されたスキームの基本的なマイクロアーキテクチャ的制約を明らかにし緩和し、重要な設計特性を提供する。 我々は、Speculative Taint Tracking (STT) のリネームベースのtaint計算を1サイクルで完了し、より広いプロセッサコアの性能を大幅に制限する高価な依存チェーンを作成する必要があることを明らかにした。 また, STT-Issue という名称の STT に対して, テント計算をイシューステージに遅延させ, 依存関係の連鎖を排除し, サイクル毎の命令(IPC) , タイミング, 面積, 性能を向上させる, 新たなマイクロ構造的アプローチを提案する。 RISC-V Berkeley Out-of-Order Machine 上の STT および Non-Speculative Data Access (NDA) マイクロアーキテクチャ設計の包括的評価により、コア内のセキュアスキームのIPC影響は、最高性能コアの20%近くと推定されるよりも高いことがわかった。 我々のRTL評価から得られたタイミングの洞察により、ITCとタイミングの組み合わせによる性能損失は、それぞれ35%、27%、および22%のSTT-リネーム、STT-Issue、NDAでさらに大きくなる。 これらの傾向がプロセッサコアの設計をリードする場合、パフォーマンスへの影響は、最高のパフォーマンスのスキームであっても30%以上になる。

関連論文リスト

• The Dual-use Dilemma in LLMs: Do Empowering Ethical Capacities Make a Degraded Utility? [54.18519360412294]
  大きな言語モデル(LLM)は、安全のための有害な要求を拒否することと、ユーティリティのための正当な要求を収容することのバランスをとる必要がある。 本稿では,DPO(Direct Preference Optimization)に基づくアライメントフレームワークを提案する。 我々は,DeepSeek-R1をベンチマークでテストした結果を解析し,この高い評価を得たモデルがもたらす批判的倫理的懸念を明らかにする。
  論文  参考訳（メタデータ） (2025-01-20T06:35:01Z)
• Mixed-precision Neural Networks on RISC-V Cores: ISA extensions for Multi-Pumped Soft SIMD Operations [5.847997723738113]
  現代の組み込みマイクロプロセッサは、混合精度NNを非常に限定的にサポートしている。 本稿では,協調ハードウェア設計,混合精度量子化,ISA拡張,推論を可能にするハードウェア・ソフトウェア共同設計フレームワークを提案する。 我々のフレームワークは、平均15倍のエネルギー削減を1%未満の精度で達成でき、ISA非依存のRISC-Vコアよりも優れています。
  論文  参考訳（メタデータ） (2024-07-19T12:54:04Z)
• Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms [77.71341200638416]
  ChiPBenchはAIベースのチップ配置アルゴリズムの有効性を評価するために設計されたベンチマークである。 評価のために、さまざまなドメイン(CPU、GPU、マイクロコントローラなど)から20の回路を集めました。 その結果, 単点アルゴリズムの中間距離が支配的であったとしても, 最終的なPPA結果は満足できないことがわかった。
  論文  参考訳（メタデータ） (2024-07-03T03:29:23Z)
• ASCENT: Amplifying Power Side-Channel Resilience via Learning & Monte-Carlo Tree Search [19.22091270437206]
  パワーサイドチャネル (PSC) 解析は、暗号ハードウェアのセキュア化に重要である。 以前の技術は、チップ設計自動化から得られたゲートレベルのネットリストの確保に重点を置いていた。 我々は,PSC対策の全体的レジリエンスを高めるため,論理段階を改良する"セキュリティファースト"アプローチを提案する。
  論文  参考訳（メタデータ） (2024-06-27T22:01:00Z)
• Bridge the Future: High-Performance Networks in Confidential VMs without Trusted I/O devices [9.554247218443939]
  信頼されたI/O(Trusted I/O, TIO)は、秘密インパクト(CVM)のためのI/Oパフォーマンスを改善するための魅力的なソリューションである。 本稿では,すべてのI/Oタイプが,特にネットワークI/Oのメリットを享受できるわけではないことを強調する。 セキュアで効率的なデータプレーン開発キット(DPDK)拡張から構築したソフトウェアソリューションであるFOlioについて述べる。
  論文  参考訳（メタデータ） (2024-03-05T23:06:34Z)
• Building Robust Ensembles via Margin Boosting [98.56381714748096]
  敵のロバスト性においては、単一のモデルは通常、全ての敵の攻撃に対して十分な力を持っていない。 我々は最大利得のアンサンブルを学習するアルゴリズムを開発した。 提案アルゴリズムは,既存のアンサンブル技術に勝るだけでなく,エンド・ツー・エンドで訓練された大規模モデルにも勝ることを示す。
  論文  参考訳（メタデータ） (2022-06-07T14:55:58Z)
• CAROL: Confidence-Aware Resilience Model for Edge Federations [13.864161788250856]
  本稿では、メモリ効率の良い生成ニューラルネットワークを用いて、将来状態のQuality of Service(QoS)を予測し、各予測に対する信頼度スコアを推定する信頼性認識型レジリエンスモデルCAROLを提案する。 CAROLは、エネルギー消費、期限違反率、レジリエンスオーバーヘッドを最大16、17、36パーセント削減することで、最先端のレジリエンススキームより優れています。
  論文  参考訳（メタデータ） (2022-03-14T14:37:31Z)
• Multi-Exit Semantic Segmentation Networks [78.44441236864057]
  本稿では,最先端セグメンテーションモデルをMESSネットワークに変換するフレームワークを提案する。 パラメトリド早期出口を用いた特別訓練されたCNNは、より簡単なサンプルの推測時に、その深さに沿って保存する。 接続されたセグメンテーションヘッドの数、配置、アーキテクチャとエグジットポリシーを併用して、デバイス機能とアプリケーション固有の要件に適応する。
  論文  参考訳（メタデータ） (2021-06-07T11:37:03Z)
• Measuring what Really Matters: Optimizing Neural Networks for TinyML [7.455546102930911]
  ニューラルネットワーク(NN)は、アーキテクチャと計算の複雑さが前例のない成長を遂げた。 NNをリソース制約のあるデバイスに導入することで、コスト効率の高いデプロイメント、広範な可用性、機密データの保存が可能になる。 この作業は、ユビキタスなARM Cortex-Mアーキテクチャに焦点を当てた、機械学習をMCUに持ち込むという課題に対処する。
  論文  参考訳（メタデータ） (2021-04-21T17:14:06Z)
• Improved Mask-CTC for Non-Autoregressive End-to-End ASR [49.192579824582694]
  マスク予測とコネクショナリズム時間分類(CTC)に基づく最近提案されたエンドツーエンドASRシステム 我々は、最近提案されたConformerアーキテクチャを用いて、ネットワークアーキテクチャを強化することを提案する。 次に、部分的ターゲットシーケンスの長さを予測する補助的目的を導入することによって、新しいトレーニングと復号化手法を提案する。
  論文  参考訳（メタデータ） (2020-10-26T01:22:35Z)
• A Privacy-Preserving-Oriented DNN Pruning and Mobile Acceleration Framework [56.57225686288006]
  モバイルエッジデバイスの限られたストレージとコンピューティング能力を満たすために、ディープニューラルネットワーク(DNN)の軽量プルーニングが提案されている。 従来のプルーニング手法は主に、ユーザデータのプライバシを考慮せずに、モデルのサイズを減らしたり、パフォーマンスを向上させることに重点を置いていた。 プライベートトレーニングデータセットを必要としないプライバシ保護指向のプルーニングおよびモバイルアクセラレーションフレームワークを提案する。
  論文  参考訳（メタデータ） (2020-03-13T23:52:03Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。