論文の概要: Area Comparison of CHERIoT and PMP in Ibex

• arxiv url: http://arxiv.org/abs/2505.08541v1
• Date: Tue, 13 May 2025 13:12:30 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-05-14 20:57:54.576843
• Title: Area Comparison of CHERIoT and PMP in Ibex
• Title（参考訳）: IbexにおけるCHERIoTとPMPの地域比較
• Authors: Samuel Riedel, Marno van der Maas, John Thomson, Andreas Kurth, Pirmin Vogel,
• Abstract要約: 本稿では,Ibex RISC-Vコアにメモリ安全性拡張を加えた場合の影響について検討する。 オープンなFreePDK45プロセスをターゲットにした商用ツールを用いて拡張Ibexコアを合成する。 この拡張により,PMPでは24万ゲート等価(kGE),CHERIoTでは33kGEのコアサイズが増加することがわかった。
• 参考スコア（独自算出の注目度）: 2.9857172879232357
• License: http://creativecommons.org/licenses/by-sa/4.0/
• Abstract: Memory safety is a critical concern for modern embedded systems, particularly in security-sensitive applications. This paper explores the area impact of adding memory safety extensions to the Ibex RISC-V core, focusing on physical memory protection (PMP) and Capability Hardware Extension to RISC-V for Internet of Things (CHERIoT). We synthesise the extended Ibex cores using a commercial tool targeting the open FreePDK45 process and provide a detailed area breakdown and discussion of the results. The PMP configuration we consider is one with 16 PMP regions. We find that the extensions increase the core size by 24 thousand gate-equivalent (kGE) for PMP and 33 kGE for CHERIoT. The increase is mainly due to the additional state required to store information about protected memory. While this increase amounts to 42% for PMP and 57% for CHERIoT in Ibex's area, its effect on the overall system is minimal. In a complete system-on-chip (SoC), like the secure microcontroller OpenTitan Earl Grey, where the core represents only a fraction of the total area, the estimated system-wide overhead is 0.6% for PMP and 1% for CHERIoT. Given the security benefits these extensions provide, the area trade-off is justified, making Ibex a compelling choice for secure embedded applications.
• Abstract（参考訳）: メモリ安全性は、特にセキュリティに敏感なアプリケーションにおいて、現代の組み込みシステムにとって重要な関心事である。 本稿では,Ibex RISC-Vコアにメモリ安全性拡張を追加することで,物理メモリ保護 (PMP) と RISC-V for Internet of Things (CHERIoT) に注目する領域について検討する。 オープンなFreePDK45プロセスをターゲットにした商用ツールを用いて拡張Ibexコアを合成し,詳細な領域分解と結果の議論を行う。 私たちが考えるPMP構成は16のPMP領域を持つものである。 この拡張により,PMPでは24万ゲート等価(kGE),CHERIoTでは33kGEのコアサイズが増加することがわかった。 この増加は主に、保護されたメモリに関する情報を保存するのに必要な追加状態のためである。 この増加は、Ibexの領域では、PMPが42%、CHERIoTが57%となるが、システム全体への影響は最小限である。 安全なマイクロコントローラOpenTitan Earl Greyのような完全なシステムオンチップ(SoC)では、コアは全領域のごく一部しか代表していないが、システム全体のオーバーヘッドはPMPが0.6%、CHERIoTが1%である。 これらの拡張機能が提供するセキュリティ上の利点を考えると、領域のトレードオフは正当化され、Ibexはセキュアな組み込みアプリケーションにとって魅力的な選択肢となります。

関連論文リスト

• A Universal Framework for Compressing Embeddings in CTR Prediction [68.27582084015044]
  本稿では,事前学習した埋め込みを定量化することにより,埋め込みテーブルを圧縮するモデル非依存型埋め込み圧縮(MEC)フレームワークを提案する。 まず、高頻度特徴と低周波特徴のバランスをとるために、人気重み付け正規化を適用します。 3つのデータセットの実験により,提案手法はメモリ使用量を50倍以上削減し,レコメンデーション性能を維持・改善する。
  論文  参考訳（メタデータ） (2025-02-21T10:12:34Z)
• HeadInfer: Memory-Efficient LLM Inference by Head-wise Offloading [79.38548165722229]
  HEADINFERはKVキャッシュをCPURAMにオフロードするが、GPU上のトランスフォーマー層のKVキャッシュを完全に保存する必要はない。 HEADINFERはメモリフットプリントを大幅に削減し,計算効率を向上することを示した。
  論文  参考訳（メタデータ） (2025-02-18T06:26:05Z)
• BULKHEAD: Secure, Scalable, and Efficient Kernel Compartmentalization with PKS [16.239598954752594]
  カーネルの区画化は、最小特権原理に従う有望なアプローチである。 本稿では,セキュアでスケーラブルで効率的なカーネルコンパートナライズ技術であるBULKHEADを提案する。 ロード可能なカーネルモジュールを分割するプロトタイプシステムをLinux v6.1で実装する。
  論文  参考訳（メタデータ） (2024-09-15T04:11:26Z)
• SafeBPF: Hardware-assisted Defense-in-depth for eBPF Kernel Extensions [1.0499611180329806]
  SafeBPFは,eBPFプログラムをカーネルの他の部分から分離し,メモリ安全性上の脆弱性の悪用を防止する汎用設計である。 SafeBPFは,所望のセキュリティ特性を達成しつつ,マクロベンチマーク上で最大4%のオーバーヘッドを発生させることを示す。
  論文  参考訳（メタデータ） (2024-09-11T13:58:51Z)
• Case Study: Securing MMU-less Linux Using CHERI [0.45539858539706424]
  MMUのないLinuxの亜種は、保護や隔離機構がないため、セキュリティに欠ける。 我々は、CHERIを用いてRISC-Vポートの既存のMMUレスLinuxバージョンを確保する。
  論文  参考訳（メタデータ） (2023-10-02T06:56:29Z)
• SOCI^+: An Enhanced Toolkit for Secure OutsourcedComputation on Integers [50.608828039206365]
  本稿では,SOCIの性能を大幅に向上させるSOCI+を提案する。 SOCI+は、暗号プリミティブとして、高速な暗号化と復号化を備えた(2, 2)ホールドのPaillier暗号システムを採用している。 実験の結果,SOCI+は計算効率が最大5.4倍,通信オーバヘッドが40%少ないことがわかった。
  論文  参考訳（メタデータ） (2023-09-27T05:19:32Z)
• Capacity: Cryptographically-Enforced In-Process Capabilities for Modern ARM Architectures (Extended Version) [1.2687030176231846]
  Capacityは、機能ベースのセキュリティ原則を取り入れた、ハードウェア支援のプロセス内アクセス制御設計である。 独自のPAキーで認証されたプロセス内ドメインにより、Capacityはファイル記述子とメモリポインタを暗号化された参照に変換する。 Capacity対応のNGINX Webサーバプロトタイプや他の、機密性の高いリソースをさまざまなドメインに分離する一般的なアプリケーションを評価します。
  論文  参考訳（メタデータ） (2023-09-20T08:57:02Z)
• Efficient Privacy-Preserving Machine Learning with Lightweight Trusted Hardware [20.21755520998494]
  本稿では,小規模な専用セキュリティプロセッサによるセキュアな機械学習推論プラットフォームを提案する。 我々は、最先端の分散プライバシ保存機械学習(PPML)プロトコルと比較して、大幅な性能向上を実現している。 我々の技術は、TEEにおけるセキュアメモリのサイズに制限されず、ResNet18やTransformerのような高容量な現代的なニューラルネットワークをサポートできます。
  論文  参考訳（メタデータ） (2022-10-18T20:06:06Z)
• Is Vertical Logistic Regression Privacy-Preserving? A Comprehensive Privacy Analysis and Beyond [57.10914865054868]
  垂直ロジスティック回帰(VLR)をミニバッチ降下勾配で訓練した。 我々は、オープンソースのフェデレーション学習フレームワークのクラスにおいて、VLRの包括的で厳密なプライバシー分析を提供する。
  論文  参考訳（メタデータ） (2022-07-19T05:47:30Z)
• MCUNetV2: Memory-Efficient Patch-based Inference for Tiny Deep Learning [72.80896338009579]
  メモリボトルネックは畳み込みニューラルネットワーク(CNN)の設計における不均衡なメモリ分布に起因する。 本稿では,ピークメモリを大幅に削減するパッチ・バイ・パッチ・推論スケジューリングを提案する。 ニューラルアーキテクチャサーチによるプロセスを自動化し、ニューラルアーキテクチャと推論スケジューリングを共同で最適化し、MCUNetV2に導いた。
  論文  参考訳（メタデータ） (2021-10-28T17:58:45Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。