論文の概要: Depth-Optimal Quantum Layout Synthesis as SAT

• arxiv url: http://arxiv.org/abs/2506.06752v1
• Date: Sat, 07 Jun 2025 10:47:58 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-06-10 16:33:10.463735
• Title: Depth-Optimal Quantum Layout Synthesis as SAT
• Title（参考訳）: SATとしての深さ最適量子レイアウト合成
• Authors: Anna B. Jakobsen, Anders B. Clausen, Jaco van de Pol, Irfansha Shaik,
• Abstract要約: 量子回路は、キュービットに適用されるゲートで構成されている。 現在の量子ハードウェアプラットフォームはバイナリCXゲートに接続制限を課している。 CXゲートはノイズが多いため、マッピングされた回路のCXカウントやCX深さを減らすことが重要である。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Quantum circuits consist of gates applied to qubits. Current quantum hardware platforms impose connectivity restrictions on binary CX gates. Hence, Layout Synthesis is an important step to transpile quantum circuits before they can be executed. Since CX gates are noisy, it is important to reduce the CX count or CX depth of the mapped circuits. We provide a new and efficient encoding of Quantum-circuit Layout Synthesis in SAT. Previous SAT encodings focused on gate count and CX-gate count. Our encoding instead guarantees that we find mapped circuits with minimal circuit depth or minimal CX-gate depth. We use incremental SAT solving and parallel plans for an efficient encoding. This results in speedups of more than 10-100x compared to OLSQ2, which guarantees depth-optimality. But minimizing depth still takes more time than minimizing gate count with Q-Synth. We correlate the noise reduction achieved by simulating circuits after (CX)-count and (CX)-depth reduction. We find that minimizing for CX-count correlates better with reducing noise than minimizing for CX-depth. However, taking into account both CX-count and CX-depth provides the best noise reduction.
• Abstract（参考訳）: 量子回路は、キュービットに適用されるゲートで構成されている。 現在の量子ハードウェアプラットフォームはバイナリCXゲートに接続制限を課している。 したがって、レイアウト合成は、実行前に量子回路をトランスパイルするための重要なステップである。 CXゲートはノイズが多いため、マッピングされた回路のCXカウントやCX深さを減らすことが重要である。 SATにおける量子回路レイアウト合成の新しい,効率的な符号化法を提案する。 以前のSATエンコーディングはゲート数とCXゲート数に重点を置いていた。 符号化は、最小の回路深さまたは最小のCXゲート深さを持つマッピングされた回路を見つけることを保証します。 我々は、効率的な符号化のために漸進的なSAT解法と並列計画を用いる。 その結果、深度最適性を保証するOLSQ2と比較して10-100倍以上のスピードアップが達成された。 しかし、Q-Synthでゲート数を最小化するよりも、深さの最小化にはまだ時間がかかる。 我々は、(CX)数と(CX)深さの低減後の回路シミュレーションによって達成される雑音の低減を相関する。 CX値の最小化は,CX値の最小化よりもノイズ低減と相関することがわかった。 しかし、CX数とCX深度の両方を考慮すると、最高のノイズ低減が得られる。

関連論文リスト

• Fast correlated decoding of transversal logical algorithms [67.01652927671279]
  大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。 近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。 ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
  論文  参考訳（メタデータ） (2025-05-19T18:00:00Z)
• Linear Circuit Synthesis using Weighted Steiner Trees [45.11082946405984]
  CNOT回路は一般的な量子回路の共通構成ブロックである。 本稿では,CNOTゲート数を最適化するための最先端アルゴリズムを提案する。 シミュレーション評価により、提案手法はほとんど常に有用であることが示され、CNOTゲートの数を最大10%削減する。
  論文  参考訳（メタデータ） (2024-08-07T19:51:22Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• A multiple-circuit approach to quantum resource reduction with application to the quantum lattice Boltzmann method [39.671915199737846]
  量子格子ボルツマン法(QLBM)における非圧縮性ナビエ-ストークス方程式の多重回路アルゴリズムを提案する。 提案法は2次元蓋駆動キャビティフローに対して検証および実証を行った。
  論文  参考訳（メタデータ） (2024-01-20T15:32:01Z)
• Single-Qubit Gates Matter for Optimising Quantum Circuit Depth in Qubit Mapping [4.680722019621822]
  本稿では,単一ビットゲートが回路深さに与える影響を考慮し,簡便かつ効率的な手法を提案する。 本手法は,回路深度を最適化する既存のQCTアルゴリズムと組み合わせることができる。 SABREに埋め込み,回路深度を50%, 平均27%まで低減できることを示す。
  論文  参考訳（メタデータ） (2023-08-01T23:16:16Z)
• Optimal Layout Synthesis for Quantum Circuits as Classical Planning (full version) [0.0]
  SWAPゲート数の最小化は、量子回路を実行する際のエラー率を直接緩和する。 ベンチマークの標準セットに対して最適なレイアウトを合成するために、最適な古典的プランナーを使用する。
  論文  参考訳（メタデータ） (2023-04-24T11:30:53Z)
• Wide Quantum Circuit Optimization with Topology Aware Synthesis [0.8469686352132708]
  ユニタリ合成は、量子回路を制限的量子ビット位相にマッピングしながら最適なマルチキュービットゲート数を達成する最適化手法である。 我々は,emphBQSKitフレームワークで構築されたトポロジ対応合成ツールであるTopASを紹介した。
  論文  参考訳（メタデータ） (2022-06-27T21:59:30Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)
• Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
  本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。 後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。 近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
  論文  参考訳（メタデータ） (2020-07-29T05:26:19Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。