論文の概要: Wide Quantum Circuit Optimization with Topology Aware Synthesis
- arxiv url: http://arxiv.org/abs/2206.13645v2
- Date: Mon, 8 Aug 2022 21:22:45 GMT
- ステータス: 処理完了
- システム内更新日: 2023-02-07 21:20:13.920038
- Title: Wide Quantum Circuit Optimization with Topology Aware Synthesis
- Title（参考訳）: 位相認識合成による広量子回路最適化
- Authors: Mathias Weiden, Justin Kalloor, John Kubiatowicz, Ed Younis, Costin
Iancu
- Abstract要約: ユニタリ合成は、量子回路を制限的量子ビット位相にマッピングしながら最適なマルチキュービットゲート数を達成する最適化手法である。
我々は,emphBQSKitフレームワークで構築されたトポロジ対応合成ツールであるTopASを紹介した。
- 参考スコア（独自算出の注目度）: 0.8469686352132708
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Unitary synthesis is an optimization technique that can achieve optimal
multi-qubit gate counts while mapping quantum circuits to restrictive qubit
topologies. Because synthesis algorithms are limited in scalability by their
exponentially growing run time and memory requirements, application to circuits
wider than 5 qubits requires divide-and-conquer partitioning of circuits into
smaller components. In this work, we will explore methods to reduce the depth
(program run time) and multi-qubit gate instruction count of wide (16-100
qubit) mapped quantum circuits optimized with synthesis. Reducing circuit depth
and gate count directly impacts program performance and the likelihood of
successful execution for quantum circuits on parallel quantum machines.
We present TopAS, a topology aware synthesis tool built with the
\emph{BQSKit} framework that preconditions quantum circuits before mapping.
Partitioned subcircuits are optimized and fitted to sparse qubit subtopologies
in a way that balances the often opposing demands of synthesis and mapping
algorithms. This technique can be used to reduce the depth and gate count of
wide quantum circuits mapped to the sparse qubit topologies of Google and IBM.
Compared to large scale synthesis algorithms which focus on optimizing quantum
circuits after mapping, TopAS is able to reduce depth by an average of 35.2%
and CNOT gate count an average of 11.5% when targeting a 2D mesh topology. When
compared with traditional quantum compilers using peephole optimization and
mapping algorithms from the Qiskit or $t|ket\rangle$ toolkits, our approach is
able to provide significant improvements in performance, reducing CNOT counts
by 30.3% and depth by 38.2% on average.
- Abstract（参考訳）: ユニタリ合成は、量子回路を制限的量子ビット位相にマッピングしながら最適なマルチキュービットゲート数を達成する最適化手法である。
合成アルゴリズムは、指数関数的に増加する実行時間とメモリ要求によってスケーラビリティが制限されるため、5量子ビット以上の回路に適用するには、回路を小さなコンポーネントに分割する分割・分割が必要となる。
本研究では,合成に最適化された幅(16-100 qubit)の広い量子回路の深さ(プログラム実行時間)とマルチキュービットゲート命令数を削減する方法を検討する。
回路深さとゲート数を減らすことは、並列量子マシン上でのプログラム性能と量子回路の実行が成功する可能性に直接影響を与える。
提案するトポロジ対応合成ツールTopASは, マッピング前に量子回路をプリコンディションする, \emph{BQSKit} フレームワークで構築した。
分割サブ回路は、しばしば対立する合成とマッピングアルゴリズムの要求のバランスをとる方法で、スパースキュービットのサブトポロジーに最適化され、適合する。
この技術は、GoogleとIBMのスパース量子ビットトポロジーにマッピングされた広帯域量子回路の深さとゲート数を削減できる。
マッピング後の量子回路の最適化に焦点を当てた大規模合成アルゴリズムと比較して、TopASは平均35.2%の深さを減らし、CNOTゲートは平均11.5%の2Dメッシュトポロジーを目標としている。
qiskitや$t|ket\rangle$ツールキットでpeepholeの最適化とマッピングアルゴリズムを使った従来の量子コンパイラと比較すると、性能が大幅に向上し、cnotカウントを30.3%、深さを平均38.2%削減できる。
関連論文リスト
- Optimal Layout Synthesis for Deep Quantum Circuits on NISQ Processors with 100+ Qubits [0.0]
スケーラブルなレイアウト合成は、NISQプロセッサにとって非常に重要である。
本稿では,1つのSWAPとCNOTのグループを各ステップで適用する並列計画に基づくSAT符号化を提案する。
初めて、8, 14, 16量子ビット回路を最大17個のSWAPを持つ54, 80, 127量子ビットプラットフォームに最適にマッピングできる。
論文 参考訳（メタデータ） (2024-03-18T09:19:01Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Single-Qubit Gates Matter for Optimising Quantum Circuit Depth in Qubit
Mapping [4.680722019621822]
本稿では,単一ビットゲートが回路深さに与える影響を考慮し,簡便かつ効率的な手法を提案する。
本手法は,回路深度を最適化する既存のQCTアルゴリズムと組み合わせることができる。
SABREに埋め込み,回路深度を50%, 平均27%まで低減できることを示す。
論文 参考訳（メタデータ） (2023-08-01T23:16:16Z) - Automatic Depth-Optimized Quantum Circuit Synthesis for Diagonal Unitary
Matrices with Asymptotically Optimal Gate Count [9.194399933498323]
特定のタスクのために量子回路を設計する際には、深さ/ゲート数を最適化することが非常に重要である。
本稿では,任意の対角ユニタリ行列に対する量子回路を自動生成する深度最適化合成アルゴリズムを提案する。
論文 参考訳（メタデータ） (2022-12-02T06:58:26Z) - Fast Swapping in a Quantum Multiplier Modelled as a Queuing Network [64.1951227380212]
量子回路をキューネットワークとしてモデル化することを提案する。
提案手法はスケーラビリティが高く,大規模量子回路のコンパイルに必要となる潜在的な速度と精度を有する。
論文 参考訳（メタデータ） (2021-06-26T10:55:52Z) - Variational Quantum Optimization with Multi-Basis Encodings [62.72309460291971]
マルチバスグラフ複雑性と非線形活性化関数の2つの革新の恩恵を受ける新しい変分量子アルゴリズムを導入する。
その結果,最適化性能が向上し,有効景観が2つ向上し,測定の進歩が減少した。
論文 参考訳（メタデータ） (2021-06-24T20:16:02Z) - QGo: Scalable Quantum Circuit Optimization Using Automated Synthesis [3.284627771501259]
NISQデバイスでは、CNOTのような2ビットゲートはシングルキュービットゲートよりもノイズが大きい。
量子回路合成は、任意のユニタリを量子ゲートの列に分解する過程である。
量子回路最適化のための階層的ブロック・バイ・ブロック最適化フレームワークQGoを提案する。
論文 参考訳（メタデータ） (2020-12-17T18:54:38Z) - Space-efficient binary optimization for variational computing [68.8204255655161]
本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。
また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
論文 参考訳（メタデータ） (2020-09-15T18:17:27Z) - Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。
後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。
近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
論文 参考訳（メタデータ） (2020-07-29T05:26:19Z) - 2D Qubit Placement of Quantum Circuits using LONGPATH [1.6631602844999722]
任意の量子回路におけるSWAPゲートの数を最適化する2つのアルゴリズムが提案されている。
提案手法は1Dおよび2D NTCアーキテクチャにおけるSWAPゲート数を大幅に削減する。
論文 参考訳（メタデータ） (2020-07-14T04:09:52Z) - Improving the Performance of Deep Quantum Optimization Algorithms with
Continuous Gate Sets [47.00474212574662]
変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。
本稿では,QAOAの回路深度依存性能について実験的に検討する。
この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
論文 参考訳（メタデータ） (2020-05-11T17:20:51Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。