論文の概要: Deep-Learning-Based Pre-Layout Parasitic Capacitance Prediction on SRAM Designs

• arxiv url: http://arxiv.org/abs/2507.06549v1
• Date: Wed, 09 Jul 2025 05:05:08 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-07-10 17:37:43.476404
• Title: Deep-Learning-Based Pre-Layout Parasitic Capacitance Prediction on SRAM Designs
• Title（参考訳）: SRAM設計におけるDeep-Learning-based Pre-Layout Parasitic Capacitance Prediction
• Authors: Shan Shen, Dingcheng Yang, Yuyang Xie, Chunyan Pei, Wenjian Yu, Bei Yu,
• Abstract要約: 寄生的効果は前回路シミュレーションと後回路シミュレーションの間に顕著な相違を引き起こす。 本研究では,これらの寄生虫を事前の段階で正確に予測する深層学習に基づく2段階モデルを提案する。 提案手法は, 寄生虫予測における最先端モデルを上回る誤差を最大19倍削減するだけでなく, シミュレーション処理を最大598倍高速化する。
• 参考スコア（独自算出の注目度）: 7.27264052919753
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: To achieve higher system energy efficiency, SRAM in SoCs is often customized. The parasitic effects cause notable discrepancies between pre-layout and post-layout circuit simulations, leading to difficulty in converging design parameters and excessive design iterations. Is it possible to well predict the parasitics based on the pre-layout circuit, so as to perform parasitic-aware pre-layout simulation? In this work, we propose a deep-learning-based 2-stage model to accurately predict these parasitics in pre-layout stages. The model combines a Graph Neural Network (GNN) classifier and Multi-Layer Perceptron (MLP) regressors, effectively managing class imbalance of the net parasitics in SRAM circuits. We also employ Focal Loss to mitigate the impact of abundant internal net samples and integrate subcircuit information into the graph to abstract the hierarchical structure of schematics. Experiments on 4 real SRAM designs show that our approach not only surpasses the state-of-the-art model in parasitic prediction by a maximum of 19X reduction of error but also significantly boosts the simulation process by up to 598X speedup.
• Abstract（参考訳）: システムエネルギー効率を高めるために、SoCのSRAMはカスタマイズされることが多い。 寄生的効果は、プレレイアウトとポストレイアウトの回路シミュレーションの間に顕著な相違を引き起こし、設計パラメータの収束と過剰な設計反復が困難となる。 プリレイアウト回路に基づいて寄生虫を適切に予測し、プリレイアウトシミュレーションを実行することは可能か? 本研究では,これらの寄生虫をレイアウト前の段階で正確に予測する深層学習に基づく2段階モデルを提案する。 このモデルは、グラフニューラルネットワーク(GNN)分類器とマルチ層パーセプトロン(MLP)回帰器を組み合わせて、SRAM回路におけるネット寄生虫類のクラス不均衡を効果的に管理する。 また、Focal Lossを用いて、豊富な内部ネットサンプルの影響を緩和し、グラフにサブ回路情報を統合することにより、スキーマの階層構造を抽象化する。 4つの実SRAM設計実験から,本手法は寄生的予測において,最大19倍の誤差削減で最先端モデルを上回るだけでなく,最大598倍の高速化でシミュレーションプロセスを大幅に向上させることが示された。

関連論文リスト

• Scaling Probabilistic Circuits via Monarch Matrices [109.65822339230853]
  確率回路(PC)は確率分布の抽出可能な表現である。 そこで本研究では,PCの和ブロックに対する新しいスパースパラメータと構造化パラメータ化を提案する。
  論文  参考訳（メタデータ） (2025-06-14T07:39:15Z)
• FALCON: An ML Framework for Fully Automated Layout-Constrained Analog Circuit Design [10.624213909380718]
  本稿では、仕様駆動アナログ回路合成を可能にする統合機械学習フレームワークであるFALCONを紹介する。 FALCONはまず、人間設計でガイドされた性能駆動型分類器を用いて、適切な回路トポロジーを選択する。 次に、独自のエッジ中心グラフニューラルネットワークを使用して、回路トポロジとパラメータをパフォーマンスにマップする。 この推論は、分析方程式の寄生的および周波数依存的な効果から導かれる、異なるレイアウトコストで導かれ、設計規則によって制約される。
  論文  参考訳（メタデータ） (2025-05-28T03:16:08Z)
• GraPhSyM: Graph Physical Synthesis Model [21.568740364211983]
  本稿では,グラフ注意ネットワーク(GATv2)モデルであるGraPhSyMを紹介する。 GraPhSyMは、最終設計メトリクスを初期のEDAステージまで正確に可視化し、ステージ間のグローバルなコ最適化を可能にする。
  論文  参考訳（メタデータ） (2023-08-07T23:19:34Z)
• How to Turn Your Knowledge Graph Embeddings into Generative Models [10.466244652188777]
  リンク予測のための最も成功した知識グラフ埋め込み(KGE)モデルは、エネルギーベースモデルとして解釈できる。 この研究は、これらのKGEのスコア関数を回路として再解釈する。 我々の解釈では、リンク予測のパフォーマンスがほとんど、あるいは全く失われていない。
  論文  参考訳（メタデータ） (2023-05-25T11:30:27Z)
• Winner-Take-All Column Row Sampling for Memory Efficient Adaptation of Language Model [89.8764435351222]
  分散を低減した行列生成のために, WTA-CRS と呼ばれる新しい非バイアス推定系を提案する。 我々の研究は、チューニング変換器の文脈において、提案した推定器が既存のものよりも低い分散を示すという理論的および実験的証拠を提供する。
  論文  参考訳（メタデータ） (2023-05-24T15:52:08Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)
• Design Space Exploration of Dense and Sparse Mapping Schemes for RRAM Architectures [2.788414791586367]
  本稿では,高密度かつスパースなマッピング方式の利点と限界を定量化するために,拡張された設計空間探索手法を提案する。 また, 1-Transistor-1-Resistor (1T1R) に導入される典型的な非イデアルのトレードオフを定量化し, 定式化するケーススタディを提案する。
  論文  参考訳（メタデータ） (2022-01-18T02:16:10Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。