論文の概要: Towards Efficient Verification of Computation in Quantum Devices

• arxiv url: http://arxiv.org/abs/2508.00262v1
• Date: Fri, 01 Aug 2025 02:10:06 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-08-04 18:08:53.711108
• Title: Towards Efficient Verification of Computation in Quantum Devices
• Title（参考訳）: 量子デバイスにおける計算の効率的な検証に向けて
• Authors: Keren Li, Peng Yan, Hanru Jiang, Nengkun Yu,
• Abstract要約: 量子プロセストモグラフィーのような従来の量子デバイスを包括的に検証する手法は、計算資源の指数的な増加のため、重大な制限に直面している。 本稿では,層状割り込み可能な量子回路モデルに着目し,ハードウェア上の計算構造について検討する。 提案手法は,O(d2 t log (n/delta))$の時間的複雑さで回路を完全に再構築し,少なくとも1-delta$の確率で成功を保証している。 提案手法は,量子デバイスにおける計算の完全検証に要する時間を大幅に短縮し,問題サイズの二重対数スケーリングを実現する。
• 参考スコア（独自算出の注目度）: 12.146871607856037
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Designing quantum processors is a complex task that demands advanced verification methods to ensure their correct functionality. However, traditional methods of comprehensively verifying quantum devices, such as quantum process tomography, face significant limitations because of the exponential growth in computational resources. These limitations arise from treating the system as a black box and ignoring its design structure. Consequently, new testing methods must be developed considering the design structure. In this paper, we investigate the structure of computations on the hardware, focusing on the layered interruptible quantum circuit model and designing a scalable algorithm to verify it comprehensively. Specifically, for a given quantum hardware that claims to process an unknown $n$ qubit $d$ layer circuit via a finite set of quantum gates, our method completely reconstructs the circuits within a time complexity of $O(d^2 t \log (n/\delta))$, guaranteeing success with a probability of at least $1-\delta$. Here, $t$ represents the maximum execution time for each circuit layer. Our approach significantly reduces execution time for completely verifying computations in quantum devices, achieving double logarithmic scaling in the problem size. Furthermore, we validate our algorithm through experiments using IBM's quantum cloud service, demonstrating its potential applicability in the noisy intermediate-scale quantum era.
• Abstract（参考訳）: 量子プロセッサの設計は、その機能を保証するために高度な検証方法を必要とする複雑なタスクである。 しかし、量子プロセストモグラフィーのような従来の量子デバイスを包括的に検証する手法は、計算資源の指数的な増加のため、重大な制限に直面している。 これらの制限は、システムをブラックボックスとして扱い、設計構造を無視したことから生じる。 その結果、設計構造を考慮した新しい試験方法が開発されなければならない。 本稿では,ハードウェア上の計算構造について検討し,層状割り込み可能な量子回路モデルに着目し,拡張性のあるアルゴリズムを設計して網羅的に検証する。 具体的には、量子ゲートの有限集合を介して未知の$n$ qubit$d$層回路を処理していると主張する量子ハードウェアに対して、我々の手法は、$O(d^2 t \log (n/\delta))$の時間的複雑さで回路を完全に再構築し、少なくとも1-\delta$の確率で成功を保証している。 ここでは、$t$は各回路層の最大実行時間を表す。 提案手法は,量子デバイスにおける計算の完全検証に要する時間を大幅に短縮し,問題サイズの二重対数スケーリングを実現する。 さらに,IBMの量子クラウドサービスを用いた実験により,ノイズの多い中間スケール量子時代における潜在的な適用可能性を示すことによって,アルゴリズムの有効性を検証する。

関連論文リスト

• Q-Fusion: Diffusing Quantum Circuits [2.348041867134616]
  本稿では、新しい量子回路を生成するためにLayerDAGフレームワークを利用する拡散型アルゴリズムを提案する。 本結果は,提案モデルが100%有効な量子回路出力を連続的に生成することを示す。
  論文  参考訳（メタデータ） (2025-04-29T14:10:10Z)
• Efficient Quantum Circuit Compilation for Near-Term Quantum Advantage [17.38734393793605]
  本稿では,ターゲット量子回路をレンガ壁配置に近似的にコンパイルする手法を提案する。 この新しい回路設計は、実際の量子コンピュータで直接実装できる2量子CNOTゲートで構成されている。
  論文  参考訳（メタデータ） (2025-01-13T15:04:39Z)
• Efficient Learning for Linear Properties of Bounded-Gate Quantum Circuits [63.733312560668274]
  d可変RZゲートとG-dクリフォードゲートを含む量子回路を与えられた場合、学習者は純粋に古典的な推論を行い、その線形特性を効率的に予測できるだろうか? 我々は、d で線形にスケーリングするサンプルの複雑さが、小さな予測誤差を達成するのに十分であり、対応する計算の複雑さは d で指数関数的にスケールすることを証明する。 我々は,予測誤差と計算複雑性をトレードオフできるカーネルベースの学習モデルを考案し,多くの実践的な環境で指数関数からスケーリングへ移行した。
  論文  参考訳（メタデータ） (2024-08-22T08:21:28Z)
• Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
  Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。 本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2024-07-24T14:21:41Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• A multiple-circuit approach to quantum resource reduction with application to the quantum lattice Boltzmann method [39.671915199737846]
  量子格子ボルツマン法(QLBM)における非圧縮性ナビエ-ストークス方程式の多重回路アルゴリズムを提案する。 提案法は2次元蓋駆動キャビティフローに対して検証および実証を行った。
  論文  参考訳（メタデータ） (2024-01-20T15:32:01Z)
• QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum Circuits [82.50620782471485]
  QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。 1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。 提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
  論文  参考訳（メタデータ） (2024-01-10T22:33:00Z)
• QuBEC: Boosting Equivalence Checking for Quantum Circuits with QEC Embedding [4.15692939468851]
  本稿では,従来の手法に比べてレイテンシの低い量子同値チェック手法QuBECを提案する。 提案手法は,ベンチマーク回路の検証時間を最大271.49倍に短縮する。
  論文  参考訳（メタデータ） (2023-09-19T16:12:37Z)
• $T$-depth-optimized Quantum Search with Quantum Data-access Machine [0.0]
  量子データアクセスマシン(QDAM)と呼ばれる効率的な量子データアクセスプロセスを導入する。 我々は,実効量子誤り訂正符号内の論理量子ビットからなるフォールトトレラント量子計算(FTQC)の観点から,我々のアルゴリズムのランタイムを解析する。
  論文  参考訳（メタデータ） (2022-11-08T01:36:02Z)
• Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
  本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。 我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
  論文  参考訳（メタデータ） (2022-04-12T19:39:31Z)
• Low-rank quantum state preparation [1.5427245397603195]
  本稿では,従来のコンピュータに計算複雑性をオフロードすることで,状態準備回路の深さを削減するアルゴリズムを提案する。 この近似が今日の量子プロセッサよりも優れていることを示す。
  論文  参考訳（メタデータ） (2021-11-04T19:56:21Z)
• Long-Time Error-Mitigating Simulation of Open Quantum Systems on Near Term Quantum Computers [38.860468003121404]
  本研究では,最大2千個のエンタングゲートを含むディープ回路においても,ハードウェアエラーに対する堅牢性を示す量子ハードウェア上でのオープン量子システムシミュレーションについて検討する。 我々は, 無限の熱浴に結合した2つの電子系をシミュレートする: 1) 駆動電界における放散自由電子系, 2) 磁場中の単一軌道における2つの相互作用電子の熱化 - ハバード原子。 この結果から, 開放量子系シミュレーションアルゴリズムは, ノイズの多いハードウェア上で, 同様に複雑な非散逸性アルゴリズムをはるかに上回ることができることを示した。
  論文  参考訳（メタデータ） (2021-08-02T21:36:37Z)
• Improving the Performance of Deep Quantum Optimization Algorithms with Continuous Gate Sets [47.00474212574662]
  変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。 本稿では,QAOAの回路深度依存性能について実験的に検討する。 この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
  論文  参考訳（メタデータ） (2020-05-11T17:20:51Z)
• Boundaries of quantum supremacy via random circuit sampling [69.16452769334367]
  Googleの最近の量子超越性実験は、量子コンピューティングがランダムな回路サンプリングという計算タスクを実行する遷移点を示している。 観測された量子ランタイムの利点の制約を、より多くの量子ビットとゲートで検討する。
  論文  参考訳（メタデータ） (2020-05-05T20:11:53Z)
• Demonstrating NISQ Era Challenges in Algorithm Design on IBM's 20 Qubit Quantum Computer [0.0]
  我々は、IBMの20量子Poughkeepsieアーキテクチャ上で実行される実験結果を示す。 その結果、量子アルゴリズムの設計において生じる様々な量子ビット特性と課題が示された。
  論文  参考訳（メタデータ） (2020-03-02T16:36:33Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。