論文の概要: Designing with Deception: ML- and Covert Gate-Enhanced Camouflaging to Thwart IC Reverse Engineering
- arxiv url: http://arxiv.org/abs/2508.08462v1
- Date: Mon, 11 Aug 2025 20:40:42 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-08-13 21:07:34.229804
- Title: Designing with Deception: ML- and Covert Gate-Enhanced Camouflaging to Thwart IC Reverse Engineering
- Title（参考訳）: ディセプションによる設計: MLとカバーゲート強化カモフラージュによるICリバースエンジニアリング
- Authors: Junling Fan, David Koblah, Domenic Forte,
- Abstract要約: 集積回路(IC)は現代の電子システムには不可欠であるが、物理的なリバースエンジニアリング(RE)攻撃による重大なリスクに直面している。
本稿では,RE に対する IC セキュリティを強化するために,暗号的および模倣的サイバー詐欺の原則を統合した機械学習駆動方式を提案する。
我々の研究は、ICカモフラージュの新しい標準を設定し、重要なシステムを敵の脅威から守るためのサイバー詐欺原則の適用を推進した。
- 参考スコア（独自算出の注目度）: 2.6217304977339473
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Integrated circuits (ICs) are essential to modern electronic systems, yet they face significant risks from physical reverse engineering (RE) attacks that compromise intellectual property (IP) and overall system security. While IC camouflage techniques have emerged to mitigate these risks, existing approaches largely focus on localized gate modifications, neglecting comprehensive deception strategies. To address this gap, we present a machine learning (ML)-driven methodology that integrates cryptic and mimetic cyber deception principles to enhance IC security against RE. Our approach leverages a novel And-Inverter Graph Variational Autoencoder (AIG-VAE) to encode circuit representations, enabling dual-layered camouflage through functional preservation and appearance mimicry. By introducing new variants of covert gates -- Fake Inverters, Fake Buffers, and Universal Transmitters -- our methodology achieves robust protection by obscuring circuit functionality while presenting misleading appearances. Experimental results demonstrate the effectiveness of our strategy in maintaining circuit functionality while achieving high camouflage and similarity scores with minimal structural overhead. Additionally, we validate the robustness of our method against advanced artificial intelligence (AI)-enhanced RE attacks, highlighting its practical applicability in securing IC designs. By bridging the gap in mimetic deception for hardware security, our work sets a new standard for IC camouflage, advancing the application of cyber deception principles to protect critical systems from adversarial threats.
- Abstract（参考訳）: 集積回路(IC)は現代の電子システムには不可欠であるが、知的財産権(IP)とシステム全体のセキュリティを侵害する物理的リバースエンジニアリング(RE)攻撃による重大なリスクに直面している。
ICカモフラージュ技術はこれらのリスクを軽減するために登場したが、既存のアプローチは主に局所的なゲート修正に焦点を当てており、包括的な偽装戦略を無視している。
このギャップに対処するために、私たちは、REに対するICセキュリティを強化するために、暗号的および模倣的なサイバー詐欺の原則を統合する機械学習(ML)駆動の方法論を提示します。
提案手法では,新しいAnd-Inverter Graph Variational Autoencoder (AIG-VAE) を用いて回路表現を符号化し,機能的保存と外観模倣による2層カモフラージュを実現する。
Fake Inverters、Fake Buffers、Universal Transmittersといった新しい隠蔽ゲートを導入することで、我々の手法は、誤解を招く外観を示しながら回路機能を隠蔽することで堅牢な保護を実現する。
その結果,回路機能維持の戦略が,構造的オーバーヘッドを最小限に抑えつつ,高いカモフラージュと類似度を達成できることが実証された。
さらに,先進人工知能(AI)によるRE攻撃に対する我々の手法の堅牢性を検証し,IC設計の実用性を強調した。
我々の研究は、ハードウェアのセキュリティに対する奇跡的な詐欺のギャップを埋めることによって、ICカモフラージュの新しい標準を設定し、重要なシステムを敵の脅威から守るためのサイバー詐欺原則の適用を進めました。
関連論文リスト
- Secure Tug-of-War (SecTOW): Iterative Defense-Attack Training with Reinforcement Learning for Multimodal Model Security [63.41350337821108]
マルチモーダル大規模言語モデル(MLLM)のセキュリティを高めるために,Secure Tug-of-War(SecTOW)を提案する。
SecTOWは2つのモジュールで構成される:ディフェンダーと補助攻撃者。どちらも強化学習(GRPO)を使用して反復的に訓練される。
SecTOWは、一般的な性能を維持しながら、セキュリティを大幅に改善することを示す。
論文 参考訳（メタデータ） (2025-07-29T17:39:48Z) - A Survey on Autonomy-Induced Security Risks in Large Model-Based Agents [45.53643260046778]
大規模言語モデル(LLM)の最近の進歩は、自律型AIエージェントの台頭を触媒している。
これらの大きなモデルエージェントは、静的推論システムからインタラクティブなメモリ拡張エンティティへのパラダイムシフトを示す。
論文 参考訳（メタデータ） (2025-06-30T13:34:34Z) - Vision Transformer with Adversarial Indicator Token against Adversarial Attacks in Radio Signal Classifications [33.246218531386326]
本稿では,新たな視覚変換器(ViT)アーキテクチャを提案する。
提案したAdvIトークンは,ViT内の重要な要素として機能し,注意重みに影響を及ぼし,不審または異常な可能性のある入力データ内の領域や特徴を強調する。
論文 参考訳（メタデータ） (2025-06-13T15:21:54Z) - PICO: Secure Transformers via Robust Prompt Isolation and Cybersecurity Oversight [0.0]
本稿では,迅速なインジェクション攻撃を防止するために,ロバストなトランスフォーマーアーキテクチャを提案する。
PICOフレームワークは,信頼できないユーザ入力から信頼されたシステム命令を構造的に分離する。
専門のSecurity Expert AgentをMixture-of-Expertsフレームワークに組み込んでいます。
論文 参考訳（メタデータ） (2025-04-26T00:46:13Z) - An Approach to Technical AGI Safety and Security [72.83728459135101]
我々は、人類を著しく傷つけるのに十分な害のリスクに対処するアプローチを開発する。
私たちは、誤用や悪用に対する技術的なアプローチに重点を置いています。
これらの成分を組み合わせてAGIシステムの安全性を実現する方法について概説する。
論文 参考訳（メタデータ） (2025-04-02T15:59:31Z) - REFINE: Inversion-Free Backdoor Defense via Model Reprogramming [60.554146386198376]
ディープニューラルネットワーク(DNN)に対するバックドア攻撃は、重大なセキュリティ脅威として浮上している。
モデル再プログラミングに基づく逆フリーバックドア防御手法であるREFINEを提案する。
論文 参考訳（メタデータ） (2025-02-22T07:29:12Z) - FaultGuard: A Generative Approach to Resilient Fault Prediction in Smart Electrical Grids [53.2306792009435]
FaultGuardは、障害タイプとゾーン分類のための最初のフレームワークであり、敵攻撃に耐性がある。
本稿では,ロバスト性を高めるために,低複雑性故障予測モデルとオンライン逆行訓練手法を提案する。
本モデルでは,耐故障予測ベンチマークの最先端を最大0.958の精度で上回っている。
論文 参考訳（メタデータ） (2024-03-26T08:51:23Z) - SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans [1.8980236415886387]
ハードウェアトロイの木馬 (HT) はIC製造中に導入される。
設計のフロントエンドからバックエンドステージへのICセキュリティ向上のための包括的アプローチを提案する。
論文 参考訳（メタデータ） (2024-02-19T14:18:08Z) - Designing Secure Interconnects for Modern Microelectronics: From SoCs to Emerging Chiplet-Based Architectures [0.0]
システム・オン・チップ(SoC)アーキテクチャにおけるネットワーク・オン・チップ(NoC)相互接続の確保に焦点が当てられている。
ObNoCs と POTENT の2つの手法が研究されている。
チップレット間通信やインターポーザ設計の保護などの新しい課題は、拡張された難読化、認証、暗号化メカニズムによって解決される。
論文 参考訳（メタデータ） (2023-07-11T21:49:45Z) - Safe RAN control: A Symbolic Reinforcement Learning Approach [62.997667081978825]
本稿では,無線アクセスネットワーク(RAN)アプリケーションの安全管理のためのシンボル強化学習(SRL)アーキテクチャを提案する。
我々は、ユーザが所定のセルネットワークトポロジに対して高レベルの論理的安全性仕様を指定できる純粋に自動化された手順を提供する。
ユーザがシステムに意図仕様を設定するのを支援するために開発されたユーザインターフェース(UI)を導入し、提案するエージェントの動作の違いを検査する。
論文 参考訳（メタデータ） (2021-06-03T16:45:40Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。