論文の概要: SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans

• arxiv url: http://arxiv.org/abs/2402.12162v2
• Date: Wed, 28 Aug 2024 09:04:25 GMT
• ステータス: 処理完了
• システム内更新日: 2024-08-29 21:09:20.811383
• Title: SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans
• Title（参考訳）: SCARF: 生産時ハードウェアトロイの木馬に対するロバストフレームワークによるセキュアチップ
• Authors: Mohammad Eslami, Tara Ghasempouri, Samuel Pagliarini,
• Abstract要約: ハードウェアトロイの木馬 (HT) はIC製造中に導入される。 設計のフロントエンドからバックエンドステージへのICセキュリティ向上のための包括的アプローチを提案する。
• 参考スコア（独自算出の注目度）: 1.8980236415886387
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The globalization of the semiconductor industry has introduced security challenges to Integrated Circuits (ICs), particularly those related to the threat of Hardware Trojans (HTs) - malicious logic that can be introduced during IC fabrication. While significant efforts are directed towards verifying the correctness and reliability of ICs, their security is often overlooked. In this paper, we propose a comprehensive approach to enhance IC security from the front-end to back-end stages of design. Initially, we outline a systematic method to transform existing verification assets into potent security checkers by repurposing verification assertions. To further improve security, we introduce an innovative technique for integrating online monitors during physical synthesis - a back-end insertion providing an additional layer of defense. Experimental results demonstrate a significant increase in security, measured by our introduced metric, Security Coverage (SC), with a marginal rise in area and power consumption, typically under 20%. The insertion of online monitors during physical synthesis enhances security metrics by up to 33.5%. This holistic approach offers a comprehensive and resilient defense mechanism across the entire spectrum of IC design.
• Abstract（参考訳）: 半導体産業のグローバル化は、IC(Integrated Circuits)、特にハードウェアトロイの木馬(HT)の脅威に関連するセキュリティ問題を導入している。 ICの正しさと信頼性を検証するために多大な努力が払われているが、セキュリティは見過ごされがちである。 本稿では,設計のフロントエンドからバックエンドまでのICセキュリティを強化するための包括的アプローチを提案する。 まず,検証アサーションを再利用することで,既存の検証アセットを強力なセキュリティチェッカーに変換するシステムについて概説する。 セキュリティをさらに向上するために,物理合成中にオンラインモニタを統合する革新的な技術を導入する。 実験の結果,導入した基準であるセキュリティカバー (SC) によって測定されたセキュリティの著しい増加を示し,面積と消費電力は20%以下であった。 物理合成中のオンラインモニターの挿入により、セキュリティ指標が最大33.5%向上する。 この総合的なアプローチは、IC設計の全スペクトルにわたって包括的で弾力的な防御機構を提供する。

関連論文リスト

• Securing Legacy Communication Networks via Authenticated Cyclic Redundancy Integrity Check [98.34702864029796]
  認証サイクル冗長性チェック(ACRIC)を提案する。 ACRICは、追加のハードウェアを必要とせずに後方互換性を保持し、プロトコルに依存しない。 ACRICは最小送信オーバーヘッド(1ms)で堅牢なセキュリティを提供する。
  論文  参考訳（メタデータ） (2024-11-21T18:26:05Z)
• Enhancing Enterprise Security with Zero Trust Architecture [0.0]
  Zero Trust Architecture (ZTA) は、現代のサイバーセキュリティに対する変革的なアプローチである。 ZTAは、ユーザ、デバイス、システムがデフォルトで信頼できないことを前提として、セキュリティパラダイムをシフトする。 本稿では、アイデンティティとアクセス管理(IAM)、マイクロセグメンテーション、継続的監視、行動分析など、ZTAの重要なコンポーネントについて検討する。
  論文  参考訳（メタデータ） (2024-10-23T21:53:16Z)
• ASCENT: Amplifying Power Side-Channel Resilience via Learning & Monte-Carlo Tree Search [19.22091270437206]
  パワーサイドチャネル (PSC) 解析は、暗号ハードウェアのセキュア化に重要である。 以前の技術は、チップ設計自動化から得られたゲートレベルのネットリストの確保に重点を置いていた。 我々は,PSC対策の全体的レジリエンスを高めるため,論理段階を改良する"セキュリティファースト"アプローチを提案する。
  論文  参考訳（メタデータ） (2024-06-27T22:01:00Z)
• Cross-Modality Safety Alignment [73.8765529028288]
  我々は、モダリティ間の安全アライメントを評価するために、セーフインプットとアンセーフアウトプット(SIUO)と呼ばれる新しい安全アライメントの課題を導入する。 この問題を実証的に調査するため,我々はSIUOを作成した。SIUOは,自己修復,違法行為,プライバシー侵害など,9つの重要な安全領域を含むクロスモダリティベンチマークである。 以上の結果から, クローズドおよびオープンソース両方のLVLMの安全性上の重大な脆弱性が明らかとなり, 複雑で現実的なシナリオを確実に解釈し, 応答する上で, 現行モデルが不十分であることが示唆された。
  論文  参考訳（メタデータ） (2024-06-21T16:14:15Z)
• Confronting the Reproducibility Crisis: A Case Study of Challenges in Cybersecurity AI [0.0]
  AIベースのサイバーセキュリティの重要な領域は、悪意のある摂動からディープニューラルネットワークを守ることに焦点を当てている。 VeriGauge ツールキットを用いて,認証されたロバスト性に関する先行研究の結果の検証を試みる。 私たちの発見は、標準化された方法論、コンテナ化、包括的なドキュメントの緊急性の必要性を浮き彫りにしています。
  論文  参考訳（メタデータ） (2024-05-29T04:37:19Z)
• Towards Comprehensive and Efficient Post Safety Alignment of Large Language Models via Safety Patching [77.36097118561057]
  textscSafePatchingは包括的で効率的なPSAのための新しいフレームワークである。 textscSafePatchingはベースラインメソッドよりも包括的で効率的なPSAを実現する。
  論文  参考訳（メタデータ） (2024-05-22T16:51:07Z)
• Towards Guaranteed Safe AI: A Framework for Ensuring Robust and Reliable AI Systems [88.80306881112313]
  我々は、AI安全性に対する一連のアプローチを紹介し、定義する。 これらのアプローチの中核的な特徴は、高保証の定量的安全性保証を備えたAIシステムを作ることである。 これら3つのコアコンポーネントをそれぞれ作成するためのアプローチを概説し、主な技術的課題を説明し、それらに対する潜在的なソリューションをいくつか提案します。
  論文  参考訳（メタデータ） (2024-05-10T17:38:32Z)
• HOACS: Homomorphic Obfuscation Assisted Concealing of Secrets to Thwart Trojan Attacks in COTS Processor [0.6874745415692134]
  ハードウェアトロイの木馬に対する秘密資産の機密性を確保するためのソフトウェア指向の対策を提案する。 提案したソリューションは、サプライチェーンエンティティを信頼する必要はなく、IC設計の分析や修正を必要としない。 我々は,AES(Advanced Encryption Standard)プログラムで秘密鍵を保護するために提案手法を実装し,詳細なセキュリティ分析を行った。
  論文  参考訳（メタデータ） (2024-02-15T04:33:30Z)
• Leveraging Traceability to Integrate Safety Analysis Artifacts into the Software Development Process [51.42800587382228]
  安全保証ケース(SAC)は、システムの進化中に維持することが困難である。 本稿では,ソフトウェアトレーサビリティを活用して,関連するシステムアーチファクトを安全解析モデルに接続する手法を提案する。 安全ステークホルダーがシステム変更が安全性に与える影響を分析するのに役立つように、システム変更の合理性を設計する。
  論文  参考訳（メタデータ） (2023-07-14T16:03:27Z)
• Dos and Don'ts of Machine Learning in Computer Security [74.1816306998445]
  大きな可能性にもかかわらず、セキュリティにおける機械学習は、パフォーマンスを損なう微妙な落とし穴を引き起こす傾向がある。 我々は,学習ベースのセキュリティシステムの設計,実装,評価において共通の落とし穴を特定する。 我々は,落とし穴の回避や軽減を支援するために,研究者を支援するための実用的な勧告を提案する。
  論文  参考訳（メタデータ） (2020-10-19T13:09:31Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。